

Esame del 27/06/19

Traccia A


Università di Napoli "Federico II"

Cognome:


Matricola:

Modulo A

1. In rappresentazione complemento a due si estenda 0111 a 8 bit:
Risultato: 00000111
2. Convertire il numerale 100_8 in base 7:
Risultato: 121
3. Si consideri un ALU a 32 bit i cui operandi siano $\#2B61AA33$ e $\#00FF56CC$, ed il valore dell'ALUcontrol sia 01. Riportare in esadecimale il valore del risultato.
Risultato: $\#2A625367$
4. Rappresentare nel formato IEEE 754 *single precision* il numero 56,75: 0 10000100 11000110...



5. Il seguente diagramma di transizione per una macchina di Moore ha due input A e B e un output X . Indicare le formule SOP **minime** relative alle due variabili di stato (S_1 e S_0).



Codifica dello stato:

stato	S_1	S_0
S0	0	0
S1	0	1
S2	1	0
S3	1	1

Formule minime SOP:

$$\begin{array}{l} S'_1: \bar{B}\bar{S}_0 \\ S'_0: \bar{A}\bar{B} + B\bar{S}_0 + \bar{B}S_0 \end{array}$$

6. Indicare il numero di tutte le funzioni booleane di tre variabili A, B, C che restituiscono 1 sulle configurazioni di ingresso $A = 0, B = 0, C = 1$ e $A = 1, B = 0, C = 1$: 64

Modulo B

1. Si consideri una memoria cache set-associativa da 2048 parole di 32 bit, suddivisa in 128 blocchi da 16 locazioni ciascuna, in cui si sceglie di avere 4 blocchi per insieme. Sia data la parola di indirizzo 1110100010100, in quale insieme della cache essa sarà inserita e con quale etichetta?

Insieme: 10100

Etichetta:11

2. Si ipotizzi che il 30% delle istruzioni in un programma effettuino un'operazione di scrittura o di lettura in RAM, e che la frequenza di successo di lettura in cache sia del 90% per le istruzioni e del 95% per i dati. Si supponga, inoltre, che la penalità di fallimento sia la stessa per operazioni di scrittura e operazioni di lettura. Si supponga che, in cicli di clock, una lettura diretta in memoria costi 12, una in cache costi 1 e una sia in cache che in memoria costi 15. Quale sarebbe il guadagno utilizzando la cache?

Guadagno G : 5.4

3. Si supponga che lo stato dei registri R0, R1, e R2 sia rispettivamente #00000100, #0000002A, e #00000133. Calcolare lo stato dei flag NZCV del Current Program Status Register al termine delle seguenti istruzioni:

```
CMP R0 R1
SUBGES R0 R0 R2
ADDLTS R0 R1 R2
```

N: 1 Z:0 C:0 V:0

Esame del 27/06/19

Traccia B


Università di Napoli "Federico II"

Cognome:


Matricola:

Modulo A

1. In rappresentazione complemento a due si estenda 0001 a 8 bit:
Risultato: 00000001
2. Convertire il numerale 77_8 in base 6:
Risultato: 143
3. Si consideri un ALU a 32 bit i cui operandi siano $\#2B74AB33$ e $\#00FF56AA$, ed il valore dell'ALUcontrol sia 01. Riportare in esadecimale il valore del risultato.
Risultato: $\#2A755489$
4. Rappresentare nel formato IEEE 754 *single precision* il numero 36,25:



5. Il seguente diagramma di transizione per una macchina di Moore ha due input A e B e un output X . Indicare le formule SOP **minime** relative alle due variabili di stato (S_1 e S_0).



Codifica dello stato:

stato	S_1	S_0
S0	0	0
S1	0	1
S2	1	0
S3	1	1

Formule minime SOP:

$$\begin{array}{l} S'_1: \bar{A} \\ S'_0: \bar{B}S_0 \end{array}$$

6. Indicare il numero di tutte le funzioni booleane di tre variabili A, B, C che restituiscono 1 sulla configurazione di ingresso $A = 0, B = 1, C = 1$: 128

Modulo B

1. Si consideri una memoria cache set-associativa da 2048 parole di 32 bit, suddivisa in 128 blocchi da 16 locazioni ciascuna, in cui si sceglie di avere 2 blocchi per insieme. Sia data la parola di indirizzo 1110101010100, in quale insieme della cache essa sarà inserita e con quale etichetta?

Insieme: 110101

Etichetta:1

2. Si ipotizzi che il 30% delle istruzioni in un programma effettuino un'operazione di scrittura o di lettura in RAM, e che la frequenza di successo di lettura in cache sia del 95% per le istruzioni e del 90% per i dati. Si supponga, inoltre, che la penalità di fallimento sia la stessa per operazioni di scrittura e operazioni di lettura. Si supponga che, in cicli di clock, una lettura diretta in memoria costi 12, una in cache costi 1 e una sia in cache che in memoria costi 15. Quale sarebbe il guadagno utilizzando la cache?

Guadagno G : 6.45

3. Si supponga che lo stato dei registri R0, R1, e R2 sia rispettivamente #00000100, #00000100, e #0000010A. Calcolare lo stato dei flag NZCV del Current Program Status Register al termine delle seguenti istruzioni:

```
CMP R0 R1
SUBGES R0 R0 R2
ADDLTS R0 R1 R2
```

N:1 Z:0 C:0 V:0

6. Indicare il numero di tutte le funzioni booleane di tre variabili A, B, C che restituiscono 1 sulle configurazioni di ingresso $A = 0, B = 0, C = 1$, $A = 1, B = 1, C = 1$ e $A = 1, B = 0, C = 1$: 32

Modulo B

1. Si consideri una memoria cache set-associativa da 2048 parole di 32 bit, suddivisa in 128 blocchi da 16 locazioni ciascuna, in cui si sceglie di avere 4 blocchi per insieme. Sia data la parola di indirizzo 1100101110100, in quale insieme della cache essa sarà inserita e con quale etichetta?

Insieme: 00101

Etichetta: 11

2. Si ipotizzi che il 20% delle istruzioni in un programma effettuino un'operazione di scrittura o di lettura in RAM, e che la frequenza di successo di lettura in cache sia del 90% per le istruzioni e del 95% per i dati. Si supponga, inoltre, che la penalità di fallimento sia la stessa per operazioni di scrittura e operazioni di lettura. Si supponga che, in cicli di clock, una lettura diretta in memoria costi 11, una in cache costi 1 e una sia in cache che in memoria costi 15. Quale sarebbe il guadagno utilizzando la cache?

Guadagno G : 4.8

3. Si supponga che lo stato dei registri R0, R1, e R2 sia rispettivamente #00000100, #0000002A, e #00000133. Calcolare lo stato dei flag NZCV del Current Program Status Register al termine delle seguenti istruzioni:

```
CMP R0 R1
SUBGES R0 R0 R2
ADDLTS R0 R1 R2
```

N: 1 Z: 0 C: 0 V: 0

Modulo A

1. In rappresentazione complemento a due si estenda 1111 a 8 bit:

Risultato: 11111111


2. Convertire il numerale 75_8 in base 7:

Risultato: 115


3. Si consideri un ALU a 32 bit i cui operandi siano $\#2B74AB44$ e $\#00FF55AA$, ed il valore dell'ALUcontrol sia 01. Riportare in esadecimale il valore del risultato.

Risultato: $\#2A75559A$

4. Rappresentare nel formato IEEE 754 *single precision* il numero 66,25:



5. Il seguente diagramma di transizione per una macchina di Moore ha due input A e B e un output X . Indicare le formule SOP **minime** relative alle due variabili di stato (S_1 e S_0).



Codifica dello stato:

stato	S_1	S_0
S0	0	0
S1	0	1
S2	1	0
S3	1	1

Formule minime SOP:

$$S'_1: \bar{A}$$

$$S'_0: \bar{B}S_0$$

6. Indicare il numero di tutte le funzioni booleane di tre variabili A, B, C che restituiscono 1 sulla configurazione di ingresso $A = 0, B = 0, C = 1$: 128

Modulo B

1. Si consideri una memoria cache set-associativa da 2048 parole di 32 bit, suddivisa in 128 blocchi da 16 locazioni ciascuna, in cui si sceglie di avere 2 blocchi per insieme. Sia data la parola di indirizzo 1010011010100, in quale insieme della cache essa sarà inserita e con quale etichetta?

Insieme: 010011

Etichetta: 1

2. Si ipotizzi che il 20% delle istruzioni in un programma effettuino un'operazione di scrittura o di lettura in RAM, e che la frequenza di successo di lettura in cache sia del 95% per le istruzioni e del 90% per i dati. Si supponga, inoltre, che la penalità di fallimento sia la stessa per operazioni di scrittura e operazioni di lettura. Si supponga che, in cicli di clock, una lettura diretta in memoria costi 12, una in cache costi 1 e una sia in cache che in memoria costi 15. Quale sarebbe il guadagno utilizzando la cache?

Guadagno G : 6.6

3. Si supponga che lo stato dei registri R0, R1, e R2 sia rispettivamente #00000100, #00000100, e #0000010A. Calcolare lo stato dei flag NZCV del Current Program Status Register al termine delle seguenti istruzioni:

```
CMP R0 R1
SUBGES R0 R0 R2
ADDLTS R0 R1 R2
```

N: 1 Z:0 C:0 V:0

Architettura degli Elaboratori – II sem. AA 2018-19

Prova scritta – canale H-Z – Appello del 07.02.2020

Cognome _____ Nome _____ matr. N86 - _____
maiuscolo stampatello maiuscolo stampatello solo le ultime 4 cifre

codice esame → 01570 (12 CFU) ☐ U2322 (9 CFU) ☐

~~Esonero~~ SI ☐ voto _____

Per essere ammessi all'orale senza riserva occorre superare I e II parte con un voto ≥ 18

I parte (3 punti max per quesito)

- 1- Si rappresenti in formato IEEE754 a 32bit il numero decimale → **+43.5**

Bit 31 30- -23 22- ... -16 15- -8 7- -0

Segno esponente (8bit) m a n t i s s a (23 bit)

- 2- Si rappresenti in decimale il numero in formato IEEE754 a 32bit, di seguito rappresentato in esadecimale:

0xc2440000 → _____ (in decimale)

- 3- Si rappresenti in binario in complemento a due con otto bit, il numero positivo più grande avendo a disposizione 3 bit '1' e 5 bit '0' (ad esempio: 00110010), indicandone il valore in decimale

_____ → _____
msb lsb decimale con segno

- 4- L'operazione di somma a 8 bit in complemento a due di -128 al numero prima calcolato dà origine a condizioni di errore ? Spiegare:

.....
.....
.....

- 5- Si scriva la forma duale della funzione $F(A,B,C) = (A \text{ or } B) \text{ and } C$ in forma canonica SOP indicando i mintermini presenti (ad esempio: $F_{\text{duale}} = m_2 + m_3$).

Note:

- si indica con A^* il complemento di A, con B^* il compl. di B, con C^* il compl. di C
- si assuma $m_0 = A^* B^* C^*$, $m_1 = A^* B^* C$, ...

$$F_{duale} = \dots\dots\dots$$

- 6- Un multiplexer 4:1 ha i due bit di selezione pilotati dai letterali A, B e sugli ingressi costanti booleane ed espressioni booleane in cui compaiono i letterali C e D:

$$i_{A^*B^*}=1, i_{A^*B}=(C \text{ xor } D), i_{AB^*}=1, i_{AB}=(C^*D^*)$$

Scrivere in forma canonica POS la funzione $F(A,B,C,D)$ generata dal multiplexer.

$$F(A,B,C,D) = \dots\dots\dots \text{(in forma canonica POS)}$$



- 7- Data la funzione $F(A,B,C) = (AB)+C^*$, si determini la funzione G tale che: $F+G=1$ e $FG=0$
 -> $G(A,B,C,D) = \dots\dots\dots$


- 8- Si scriva in forma di mappa di Karnaugh la funzione $G(A,B,C,D)$ tale che $(F \text{ xor } G) = m_1 + m_2 + m_3$. Si scriva poi la funzione G minimizzata, indicando i ricoprimenti sulla mappa.

	F(A,B,C,D)				G(A,B,C,D)				
	CD				CD				
	00	01	11	10	00	01	11	10	
00	1	1	1	1	-	-	-	-	$G(A,B,C,D) = \dots\dots\dots$ (forma minima)
01	0	0	1	0	-	-	-	-	
11	0	1	0	1	-	-	-	-	
10	1	0	0	0	-	-	-	-	
					-	-	-	-	


- 9- Un automa di Moore possiede cinque stati (S_0, S_1, S_2, S_3, S_4), un ingresso e una uscita. Supponendo di usare 3 flip-flops D per codificare lo stato, quanti sono gli stati inutilizzati? A partire da un qualunque dei suoi cinque stati, quanti stati diversi da quello di partenza puo', al piu', raggiungere ? Spiegare.

- 10- l'automa a stati finiti riportato di fianco e' inizializzato nello stato S_1 . Indicare lo stato assunto al ventesimo ciclo di clock





a) si tracci l'evoluzione temporale dei segnali CE4 e CE5 e si completi il bubble diagram;



b) si calcolino le funzioni di prossimo stato e di uscita:

Funzioni di prossimo stato:

$$Q_{0next} = F_0(Q_2, Q_1, Q_0) =$$
$$Q_{1\text{next}} = F_1(Q_2, Q_1, Q_0) =$$
$$Q_{2\text{next}} = F_2(Q_2, Q_1, Q_0) =$$

Funzioni di uscita:

$$CE4 = G_0(Q_2, Q_1, Q_0) =$$
$$\text{CE5} = G_1(Q_2, Q_1, Q_0) =$$

2- Indicare in binario il contenuto del registro R2 dopo l'esecuzione di questo programma

```
mov r0, #5
mov r1, #6
sub r2, r0, r1
```

R2 = _____
(in binario)

- 3- Un sistema a 24 bit dotato di memoria virtuale dispone di una TLB di 4 locazioni e di una tabella dei numeri di pagina. TLB (a sinistra) e tabella (a destra) sono inizializzati come mostrato in figura:

bit di validità	Numero di pagina virtuale	Numero di pagina fisica
1	00000000000000010	10000000
1	00000000000000011	11111111
0	00000000000001000	11000000
0	00000000000001111	11100000

bit di validità	
0	1 11111001
1	1 11111000
2	0 ...
3	1 11111111
4	1 00000000
0	.
0	.
.	.
.	.
0	.

a) Quante locazioni contiene la Tabella dei numeri di pagina? -> _____

b) Supponendo che vengano generati i tre indirizzi virtuali seguenti (a 24 bit):

- (1) 00000000 00000011 00000000
- (2) 00000000 00000000 00000010
- (3) 11111111 11111111 10000000

Indicare per ciascuno di essi il relativo indirizzo fisico, se disponibile, oppure il meccanismo di page fault:

(1): _____

(2): _____

(3): _____

Architettura degli Elaboratori – II sem. AA 2019-20

Prova scritta – canale H-Z – Appello del 13.07.2020

Cognome _____ Nome _____ matr. N86 - _____

N86002619_Triassi_Francesco

codice esame ☐ 01570 (12 CFU) X ☐ U2322 (9 CFU) ☐

Esonero SI ☐ voto _____

Per essere ammessi all'orale senza riserva occorre superare I e II parte con un voto ≥ 18

I parte (3 punti max per quesito)

- 1- Si rappresenti in formato IEEE754 a 32bit il numero decimale ☐ -60.5

Bit 31 30- -23 22- ... -16 15- -8 7- -0

 1 10000100 111001000000000000000000
Segno esponente (8bit) m a n t i s s a (23 bit)

- 2- Si rappresenti in decimale il numero in formato IEEE754 a 32bit, di seguito rappresentato in esadecimale:

0x449a4000 ☐ 1234.0

- 3- Si determinino tutti i numeri in complemento a due, ad otto bit, di valore compreso tra -70 e -60 che abbiano 3 bit posti a '1' e 5 bit a '0' (ad esempio: 10100010). Quanti sono? Si indichi la loro rappresentazione in complemento a due in binario:

I numeri che rispondono a questa condizione sono:

-62 = 11000010

-63 = 11000001

- 4- L'operazione di somma a 8 bit in complemento a due di -15 e -112 dà origine a condizioni di errore ? Si scriva il risultato in binario. Spiegare:

10000001

La somma in complemento a due dà condizione di errore soltanto quando sommando due numeri con stesso segno dà risultato segno opposto, in questo caso sì perchè da due numeri negativi abbiamo un risultato positivo

5- Quante sono le funzioni distinte di 3 letterali $f(A,B,C)$ che hanno solo due mintermini, in posizioni tra loro adiacenti (ad esempio: m_0 e m_1 , m_5 e m_6 , ...)?

6- Si scriva la forma duale della funzione:

$$F(A,B) = (A \text{ xnor } B)$$

in forma canonica SOP indicando i mintermini presenti (ad esempio: $F_{\text{duale}} = m_2 + m_3$).

Note:



- si indica con A^* il complemento di A , con B^* il complemento di B
- si assuma $m_0 = A^* B^*$, $m_1 = A^* B$, $m_2 = A B^*$, $m_3 = A B$

$$F_{\text{duale}} = \dots\dots\dots m_0 + m_3$$

7- Si minimizzi la funzione la cui tabella di verità è riportata di seguito in forma di mappa di Karnaugh. Si individuino i ricoprimenti e si scriva la funzione minimizzata.

					CD
	00	01	11	10	$f(A,B,C,D) = \underline{\hspace{2cm}}$
					$Y = BD + B^*D^*$
	00	1	0	0	X
AB	01	0	1	X	0
	11	0	X	1	0
	10	X	0	0	X

8- Si completi il bubble diagram dell'automa a stati finiti il cui schema è riportato di seguito:



9- L' automa descritto in tabella possiede 5 stati, due ingressi A e B ed una uscita.

		AB			
		00	01	10	11
S0=000	Stato presente	S0/0	S0/_	S2/_	S2/_
S1=001		S1/_	S1/0	S3/_	S3/_
S2=010		S0/_	S0/_	S0/_	S1/_
S3=011		S2/1	S2/_	S3/_	S3/0
S4=100			S4/_	S4/1	S2/_
		Stato futuro			

Completare la tabella, assumendo che l'automa sia di Moore.

10- Un multiplexer 4:1 ha i due bit di selezione pilotati dai letterali A, B e sugli ingressi costanti booleane ed espressioni booleane in cui compaiono i letterali C e D:

$$i_{A*B^*}=1, i_{A*B}=(C \text{ xor } D), i_{AB^*}=1, i_{AB}=(C*D^*)$$

Scrivere **in forma canonica POS** la funzione $F(A,B,C,D)$ generata dal multiplexer.

$$F(A,B,C,D) = \underline{\hspace{10cm}} \text{ (in forma canonica POS)}$$

$$Y = (B+D^*)+(B+C^*)+(A^*+B)$$

Il parte (10 punti max per quesito)

1- In presenza di cache, un processore accede mediamente alla memoria in 20ns. Spegnerendo la cache, il tempo di accesso quintuplica. Determinare il valore della probabilità di hit, sapendo che il tempo di accesso della cache è pari a 1/10 di quello del sistema senza cache.

$$\text{Probabilità di hit} = 12\%$$

2- Una cache a indirizzamento diretto ha il campo tag composto da 7 bit. Sapendo che la memoria principale è costituita da 128k locazioni, calcolare il numero di locazioni della

cache. Assumendo che ciascun blocco sia composto da 16 locazioni, determinare il numero del blocco occupato in cache dalla locazione **0x1abcd** della memoria principale.

Numero di locazioni della cache =
Numero del blocco =

- 3- Due sistemi con indirizzamento a 32 bit di adottano pagine di memoria virtuale di 4k locazioni e 16k locazioni (1k = 1024). Assumendo che la tabella dei numeri di pagina che traduce gli indirizzi virtuali in indirizzi fisici sia completamente contenuta nella memoria principale e che ad ogni pagina virtuale si associ in tabella una sola locazione, indicare la dimensione delle tabelle nei due casi presentati:

dimensione della tabella con pagine da 4k -> _____ locazioni
dimensione della tabella con pagine da 16k -> _____ locazioni

Architettura degli Elaboratori – II sem. AA 2018-19

Prova scritta – canale H-Z – Appello del 18.09.2019

Cognome _____ Nome _____ matr. N86 - _ _ _ _ _

codice esame ☐ 01570 (12 CFU) ☐ U2322 (9 CFU) ☐

Esonero SI ☐ voto _____

Per essere ammessi all'orale senza riserva occorre superare I e II parte con un voto ≥ 18

I parte (3 punti max per quesito)

1-

Qual è la minima distanza (gap) tra due numeri x e y , compresi nell'intervallo $2^{23} < x < y < 2^{24}$, in rappresentazione IEEE754 ?

2- Si rappresenti in decimale il numero in formato IEEE754 a 32bit, di seguito rappresentato in esadecimale:

0x4557f000 ☐ _ _ _ _ _

3- Si rappresenti in binario in complemento a due con otto bit, il numero negativo più grande **in modulo** avendo a disposizione 4 bit '1' e 4 bit '0' (ad esempio: 10101010), indicandone il valore in decimale

_____ ☐ _____
msb lsb decimale con segno

4- L'operazione di somma a 8 bit in complemento a due di +127 al numero prima calcolato dà origine a condizioni di errore ? Spiegare:

.....
.....
.....
.....

5- Quante sono le funzioni distinte di 3 letterali $f(A,B,C)$ che hanno sei mintermini su otto?

6- Si scriva la forma duale della funzione:

$$F(A,B,C) = \sum (1,3,5,7) = m1 + m3 + m5 + m7$$


Si esprimano quindi le due funzioni F e F_{duale} in forma minima.


F = F_{duale} =

7- Si minimizzi la funzione la cui tabella di verità è riportata di seguito in forma di mappa di Karnaugh: disegnare i ricoprimenti, scrivere la funzione minimizzata.

		CD				
		00	01	11	10	$f(A,B,C,D) =$ _____
AB	00	1	0	0	X	
	01	1	1	X	0	
	11	0	X	0	0	
	10	X	0	0	0	

8- Si completi il bubble diagram dell'automa a stati finiti il cui schema è riportato di seguito:





S0 (00) ->

S1 (01) ->

S2 (10) ->

S3 (11) ->


9- L' automa descritto in tabella possiede 5 stati, due ingressi A e B ed una uscita:

		AB			
		00	01	10	11
S0=000	Stato presente	S0/0	S0/0	S2/1	S2/1
S1=001		S1/0	S1/0	S3/0	S3/0
S2=010		S0/0	S0/0	S1/0	S1/0
S3=011		S2/1	S2/1	S3/0	S3/0
S4=100		S4/1	S4/1	S2/1	S2/1
		Stato futuro			

Si assuma che l'automata parta dallo stato S2. Si scriva la sequenza di uscita dell'automata nei primi 10 colpi di clock, assumendo che A=1 nei primi cinque e A=0 nei secondi cinque.


Clock#	0	1	2	3	4	5	6	7	8	9	10
Stato	S2	—	—	—	—	—	—	—	—	—	—
Output	—	—	—	—	—	—	—	—	—	—	—

10- Un automa di Moore possiede tre stati (S0, S1 e S2), un ingresso e una uscita, che commuta solo quando l'automata passa da uno stato con indice pari ad un'altro sempre con indice pari. Disegnare un possibile bubble diagram dell'automata, evidenziando il valore dell'uscita.





Il parte (10 punti max per quesito)

- 1- Il *datapath* di un processore con architettura *multicycle* impiega 5 colpi di clock ($t_0, 1, 2, 3, 4$) per eseguire una istruzione. Si assuma che un ingresso dell'ALU assuma un valore costante, l'altro operando sia caricato in R5 al tempo t_1 e t_3 e il valore presente in uscita dall'ALU (si veda figura) debba essere caricato in R4 al tempo t_2 e t_4 . Si progetti un automa di Moore che piloti CE4 (clock enable di R4) e CE5 (clock enable di R5):



- a) si tracci l'evoluzione temporale dei segnali CE4 e CE5 e si completi il bubble diagram;
b) si calcolino le funzioni di prossimo stato e di uscita:



- S0 -> uscite di S0 -> CE4 = CE5=
S1 -> uscite di S1 -> CE4 = CE5=
S2 -> uscite di S2 -> CE4 = CE5=
S3 -> uscite di S3 -> CE4 = CE5=
S4 -> uscite di S4 -> CE4 = CE5=

Funzioni di prossimo stato:

$$Q_{0next} = F_0(Q_2, Q_1, Q_0) = \underline{\hspace{2cm}}$$

$$Q_{1next} = F_1(Q_2, Q_1, Q_0) = \underline{\hspace{2cm}}$$

$$Q_{2next} = F_2(Q_2, Q_1, Q_0) = \underline{\hspace{2cm}}$$

Funzioni di uscita:

$$CE4 = G_0(Q_2, Q_1, Q_0) = \underline{\hspace{2cm}}$$

$$CE5 = G_1(Q_2, Q_1, Q_0) = \underline{\hspace{2cm}}$$

2- Descrivere l'istruzione assembler ARM

LDR R0, [R0, R2, LSL #2]!

illustrando in particolare il meccanismo di indirizzamento usato:

2- In un Sistema a 32 bit dotato di memoria virtuale, la tabella dei numeri di pagina è la seguente (tutti i numeri sono espressi in esadecimale):

Pagina virtuale (20 bit)	Pagina fisica	Bit di validità (1 = pagina fisica presente in memoria)
00000	5000	1
01000	12000	1
01001	7000	1
01002	xxxx	0

- a) assumendo che la tabella dedichi 20 bit all'indirizzo del numero di pagina, determinare l'indirizzo fisico a 32bit delle istruzioni con indirizzo virtuale nell'intervallo 0x01000ffc -> 0x01001004

Indirizzo virtuale (32bit)	Indirizzo fisico (32bit)
-------------------------------	-----------------------------

0x01000FFC	
0x01000FFD	
0x01000FFE	
0x01000FFF	
0x01001000	
0x01001001	
0x01001002	
0x01001003	
0x01001004	

b) descrivere cosa accade quando si tenta di eseguire una istruzione con indirizzo virtuale 0x01002ABC

Prova scritta del 30 giugno 2020

Traccia 1: cognomi compresi tra e .

Cognome: _____

Nome: _____


Matricola: _____

Card.Iden. Numero: _____

- Indicare il numero di funzioni booleane $f(A,B,C,D)$ che soddisfano la condizione $f(1,1,C,D)=1$ per ogni valore (0 o 1) di C e D.

Risposta: 4096

- Il seguente diagramma di transizione per una macchina di Moore ha due input A e B e un output X. Indicare le formule SOP minime relative alle due variabili di stato (S_1 e S_0).



codifica

stato	S_1	S_0
S0	0	0
S1	0	1
S2	1	0
S3	1	1

$$S'_1 : S1 \ N[S0] + N[B] \ N[S1] \ S0 + AB \ S1 + \{N[A] \ N[B] \ S0\} \mid \{N[A] \ N[B] \ S1\}$$

$$S'_0 : S1 \ S0 + N[A] \ S1 + N[A] \ B \ N[S0] + A \ N[B] \ N[S1] \ N[S0]$$

- Si consideri una memoria cache set-associativa da 2048 parole, suddivisa in 32 blocchi da 64 locazioni ciascuna, in cui si sceglie di avere 1 blocco per insieme. Sia data la parola 0x0000D22C, in quale insieme della cache essa sarà inserita e con quale etichetta?

Insieme numero: 18

Etichetta: 0000 0000 0000 0000 110

- Si consideri il seguente programma assembly:

```

MOVE R0, #1
MOVE R1, #0xAA
LOOP
CMP R0, #16
BEQ DONE
LSL R0, R0, #2
SUB R1, R1, #2
B LOOP
DONE
ADD R1, R1, R0

```

Indicare esadecimale il valore di R1 al termine dell'esecuzione.

R1: 0xB6

Prova scritta del 30 giugno 2020

Traccia 2: cognomi compresi tra e .


Cognome: _____

Nome: _____

Matricola: _____

Card.Iden. Numero: _____

- Indicare il numero di funzioni booleane $f(A,B,C,D)$ che soddisfano la condizione $f(A,B,C,1)=1$ per ogni valore (0 o 1) di A,B, e C.
Risposta: 256
- Il seguente diagramma di transizione per una macchina di Moore ha due input A e B e un output X. Indicare le formule SOP minime relative alle due variabili di stato (S_1 e S_0).



codifica

stato	S_1	S_0
S0	0	0
S1	0	1
S2	1	0
S3	1	1

$$S'_1 : B S_0 + A S_1$$

$$S'_0 : S_1 S_0 + A S_1 + N[B] S_0 + A B N[S_0]$$

- Si consideri una memoria cache set-associativa da 2048 parole, suddivisa in 64 blocchi da 32 locazioni ciascuna, in cui si sceglie di avere 1 blocco per insieme. Sia data la parola 0x0000D22C, in quale insieme della cache essa sarà inserita e con quale etichetta?

Insieme numero: 36

Etichetta: 0000 0000 0000 0000 110

- Si consideri il seguente programma assembly:

```

MOVE R0, #1
MOVE R1, #0x2F
LOOP
CMP R0, #16
BEQ DONE
LSL R0, R0, #2
SUB R1, R1, #1
B LOOP
DONE
ADD R1, R1, R0
  
```

Indicare esadecimale il valore di R1 al termine dell'esecuzione.

R1: 3D

Prova scritta del 30 giugno 2020

Traccia 3: cognomi compresi tra e .


Cognome: _____

Nome: _____

Matricola: _____

Card.Iden. Numero: _____

- Indicare il numero di funzioni booleane $f(A,B,C)$ tali che se $A=B$, allora $f(A,B,C)=1$ per ogni valore (0 o 1) di C .
Risposta: 16
- Il seguente diagramma di transizione per una macchina di Moore ha due input A e B e un output X . Indicare le formule SOP minime relative alle due variabili di stato (S_1 e S_0).



codifica

stato	S_1	S_0
S0	0	0
S1	0	1
S2	1	0
S3	1	1

$$S'_1: B S_1 + A S_1 S_0 + N[A] N[S_1] S_0$$

$$S'_0: A B + S_1 S_0 + B S_1 + A S_0$$

- Si consideri una memoria cache set-associativa da 2048 parole, suddivisa in 64 blocchi da 32 locazioni ciascuna, in cui si sceglie di avere 2 blocchi per insieme. Sia data la parola 0x0000D22C, in quale insieme della cache essa sarà inserita e con quale etichetta?

Insieme numero: 4

Etichetta: 0000 0000 0000 0000 1101

- Si consideri il seguente programma assembly:

```

MOVE R0, #1
MOVE R1, #0x1A
LOOP
CMP R0, #4
BGT DONE
LSL R0, R0, #1
ADD R1, R1, #4
B LOOP
DONE
SUB R1, R1, R0

```

Indicare esadecimale il valore di R1 al termine dell'esecuzione.

R1: 0x1E

Prova scritta del 30 giugno 2020

Traccia 4: cognomi compresi tra e .

Cognome: _____

Nome: _____


Matricola: _____

Card.Iden. Numero: _____

1. Indicare il numero di funzioni booleane $f(A,B,C,D)$ tali che $f(1,B,0,D)=1$ per ogni valore (0 o 1) di B e D.

Risposta: 4096

2. Il seguente diagramma di transizione per una macchina di Moore ha due input A e B e un output X. Indicare le formule SOP minime relative alle due variabili di stato (S_1 e S_0).



codifica

stato	S_1	S_0
S0	0	0
S1	0	1
S2	1	0
S3	1	1

$$S'_1 : N[A] S_0 + N[B] S_1$$

$$S'_0 : S_1 S_0 + N[B] S_1 + A S_0 + N[A] N[B] N[S_0]$$

3. Si consideri una memoria cache set-associativa da 2048 parole, suddivisa in 32 blocchi da 64 locazioni ciascuna, in cui si sceglie di avere 2 blocchi per insieme. Sia data la parola 0x0000D22C, in quale insieme della cache essa sarà inserita e con quale etichetta?

Insieme numero: 2

Etichetta: 0000 0000 0000 0000 1101

4. Si consideri il seguente programma assembly:

```

MOVE R0, #1
MOVE R1, #0x1A
LOOP
CMP R0, #12
BGT DONE
LSL R0, R0, #1
ADD R1, R1, #2
B LOOP
DONE
SUB R1, R1, R0

```

Indicare esadecimale il valore di R1 al termine dell'esecuzione.

R1: 12

Prova scritta del 13 luglio 2020

Traccia 1: cognomi compresi tra e .

Cognome: _____

Nome: _____

Matricola: _____

Card.Iden. Numero: _____

1. A cosa è uguale la espressione $(A+B)(A^*+C)(B+C)$

- (A). $(A+B)(A+C)$
- (B). $(A+B)(A^*+C)$
- (C). $(A+B^*)(A+C)$
- (D). $(A^*+B)(A+C)$
- (E). $(A+B^*)(A+C^*)$

Risposta: B

2. Riportare la espressione SOP minima relativa alla seguente mappa di Karnaugh:

AB \ CD	00	01	11	10
00	X	0	0	X
01	0	1	X	0
11	1	1	1	0
10	1	X	0	1

Risposta: $C N[A] + DB + N[B] N[D]$

3. Si consideri una memoria cache set-associativa da 2048 parole, suddivisa in 32 blocchi da 64 locazioni ciascuna, in cui si sceglie di avere 1 blocco per insieme. Sia data la parola 0x000A33AC, in quale insieme della cache essa sarà inserita e con quale etichetta?

Insieme numero: 19

Etichetta: 0000 0000 1010 001

4. Si consideri il seguente programma assembly:

```

MOVE R0, #5
MOVE R1, #0x23
LOOP
CMP R1, R0
BLT DONE
SUB R0, R1, R0
SUB R1, R1, #3
B LOOP
DONE
ADD R1, R1, #10

```

Indicare esadecimale il valore di R1 al termine dell'esecuzione.

R1: 0x24

Prova scritta del 13 luglio 2020

Traccia 2: cognomi compresi tra e .

Cognome: _____

Nome: _____

Matricola: _____

Card.Iden. Numero: _____

1. A cosa è uguale la espressione $(A+B)(A+C)(B+C^*)$

- (A). $(A+B)(A+C)$
- (B). $(A+B)(A^*+C)$
- (C). $(A+B^*)(A+C)$
- (D). $(A+C)(B+C^*)$
- (E). $(A+B^*)(A+C^*)$

Risposta: D

2. Riportare la espressione SOP minima relativa alla seguente mappa di Karnaugh:

AB \ CD	00	01	11	10
00	0	1	0	X
01	1	0	0	X
11	1	1	0	X
10	1	X	0	0

Risposta: $C A^* + D B^* + A^* B D^*$

3. Si consideri una memoria cache set-associativa da 2048 parole, suddivisa in 64 blocchi da 32 locazioni ciascuna, in cui si sceglie di avere 1 blocco per insieme. Sia data la parola 0x000A33AC, in quale insieme della cache essa sarà inserita e con quale etichetta?

Insieme numero: 39

Etichetta: 0000 0000 1010 001

4. Si consideri il seguente programma assembly:

```

MOVE R0, #7
MOVE R1, #0x28
LOOP
CMP R1, R0
BLT DONE
SUB R0, R1, R0
SUB R1, R1, #5
B LOOP
DONE
ADD R1, R1, R0

```

Indicare esadecimale il valore di R1 al termine dell'esecuzione.

R1: 0x35

Prova scritta del 13 luglio 2020

Traccia 3: cognomi compresi tra e .

Cognome: _____

Nome: _____

Matricola: _____

Card.Iden. Numero: _____

1. A cosa è uguale la espressione $(A^*+C^*)(A^*+B^*)(B^*+C)$

- (A). $(A+B)(A+C)$
- (B). $(A^*+C^*)(B^*+C)$
- (C). $(A^*+C^*)(A^*+B^*)$
- (D). $(A+C)(B+C^*)$
- (E). $(A^*+B^*)(B^*+C)$

Risposta: B

2. Riportare la espressione SOP minima relativa alla seguente mappa di Karnaugh:

AB \ CD	00	01	11	10
00	1	1	0	0
01	0	0	0	X
11	1	0	0	X
10	1	X	0	1

Risposta: $CB^* + A^* D^*$

3. Si consideri una memoria cache set-associativa da 2048 parole, suddivisa in 64 blocchi da 32 locazioni ciascuna, in cui si sceglie di avere 2 blocchi per insieme. Sia data la parola 0x000A33AC, in quale insieme della cache essa sarà inserita e con quale etichetta?

Insieme numero: 7

Etichetta: 0000 0000 1010 0011

4. Si consideri il seguente programma assembly:

```

MOVE R0, #8
MOVE R1, #0x28
LOOP
CMP R1, R0
BLT DONE
SUB R0, R1, R0
SUB R1, R1, #6
B LOOP
DONE
ADD R1, R1, R0

```

Indicare esadecimale il valore di R1 al termine dell'esecuzione.

R1: 0x30

Cognome: _____

Nome: _____

Matricola: _____

Card.Iden. Numero: _____

1. A cosa è uguale la espressione $(BD+BD^*)(A^*C+ BD +C+ BD^*)$

- (A). B
- (B). $B+C$
- (C). $BD+C$
- (D). C
- (E). A^*C+B

Risposta: A

2. Riportare la espressione SOP minima relativa alla seguente mappa di Karnaugh:

AB \ CD	00	01	11	10
00	X	0	0	X
01	0	1	X	0
11	1	1	1	0
10	1	X	0	1

Risposta: $C A^* + DB + B^* D^*$

3. Si consideri una memoria cache set-associativa da 2048 parole, suddivisa in 32 blocchi da 64 locazioni ciascuna, in cui si sceglie di avere 1 blocco per insieme. Sia data la parola 0x000F45A8, in quale insieme della cache essa sarà inserita e con quale etichetta?

Insieme numero: 5

Etichetta: 0000 0000 0000 1111 010

4. Si consideri il seguente programma assembly:

```

MOVE R0, #5
MOVE R1, #0x23
LOOP
SUBS R1, R1, R0
ADD R0, R0, #10
BPL LOOP
ADD R1, R1, #20

```

Indicare esadecimale il valore di R1 al termine dell'esecuzione.

R1: 0xA

Prova scritta del 23 settembre 2020

Traccia 2: cognomi compresi tra Cefalo e Guarracino

Cognome: _____

Nome: _____

Matricola: _____

Card.Iden. Numero: _____

1. A cosa è uguale la espressione $(AB+AB^*)(C^*D^*+ AB +CD+ AB^*)$

- (A). B
- (B). A
- (C). AB
- (D). A+C
- (E). A^*C+B

Risposta: A

2. Riportare la espressione SOP minima relativa alla seguente mappa di Karnaugh:

AB \ CD	00	01	11	10
00	0	X	0	X
01	0	1	X	0
11	1	1	0	0
10	1	X	1	1

Risposta: $A^*B + CA^* + CD^*$

3. Si consideri una memoria cache set-associativa da 2048 parole, suddivisa in 32 blocchi da 64 locazioni ciascuna, in cui si sceglie di avere 1 blocco per insieme. Sia data la parola 0x000F46B8, in quale insieme della cache essa sarà inserita e con quale etichetta?

Insieme numero: 6

Etichetta: 0000 0000 0000 1111 010

4. Si consideri il seguente programma assembly:

```

MOVE R0, #4
MOVE R1, #0x1F
LOOP
SUBS R1, R1, R0
ADD R0, R0, #10
BPL LOOP
ADD R1, R1, #20

```

Indicare esadecimale il valore di R1 al termine dell'esecuzione.

R1: 0x9

Prova scritta del 23 ottobre 2020

Traccia unica.

Cognome: _____

Nome: _____

Matricola: _____


Card.Iden. Numero: _____

1. A cosa è uguale la espressione $(A+C)(A^*+B)(B+C)$

- (A). $(A+B)(A+C)$
- (B). $(A+B)(A^*+C)$
- (C). $(A+C)(A+B^*)$
- (D). $(A+C)(A^*+B)$
- (E). $(A+C^*)(A+B^*)$

Risposta: D

2. Si consideri il circuito sequenziale in figura.



Indicare se le configurazioni degli input e output riportate sono stabili o instabili:

A1	A2	O1 _{prec}	O2 _{prec}	
0	0	0	0	: stabile
0	0	1	0	: instabile
0	1	1	0	: instabile
1	1	0	0	: instabile
1	1	0	1	: stabile

3. Si consideri una memoria cache set-associativa da 2048 parole, suddivisa in 32 blocchi da 64 locazioni ciascuna, in cui si sceglie di avere 1 blocco per insieme. Sia data la parola 0x000A33AC, in quale insieme della cache essa sarà inserita e con quale etichetta?

Insieme numero: 19

Etichetta: 0000 0000 1010 001

4. Si consideri il seguente programma assembly:

```
MOVE R0, #5
MOVE R1, #0x23
```

```
LOOP
CMP R1, R0
BLT DONE
SUB R0, R1, R0
SUB R1, R1, #3
B LOOP
DONE
ADD R1, R1, #10
```

Indicare esadecimale il valore di R1 al termine dell'esecuzione.

R1: 0x24

Prova scritta del 29 Gennaio 2021

Traccia 1: cognomi compresi tra .

Cognome: _____

Nome: _____

Matricola: _____

Card.Iden. Numero: _____

- Indicare il numero di funzioni booleane (distinte) di quattro variabili che soddisfano la condizione $f(0,B,C,D)=0$ per qualsiasi valore di B,C e D.

Risposta: 256

- Riportare la espressione SOP minima relativa alla seguente mappa di Karnaugh:

AB \ CD	00	01	11	10
00	X	0	0	X
01	0	1	X	0
11	0	X	1	0
10	1	X	0	1

Risposta: $DB + B^* D^*$

- Si consideri una memoria cache set-associativa da 2048 parole, suddivisa in 32 blocchi da 64 locazioni ciascuna, in cui si sceglie di avere 1 blocco per insieme. Sia data la parola 0x000FBBA8, in quale insieme della cache essa sarà inserita e con quale etichetta?

Insieme numero: 27

Etichetta: 0000 0000 0000 1111 101

- Si consideri il seguente programma assembly:

```

MOVE R0, #2
MOVE R1, #0xBEF02C40
MOVE R2, #0x1
LOOP
LDR R3, [R1], #4
ADD R2, R2, R3
SUBS R0, R0, #1
BPL LOOP

```

Address	Data
BEF02C4C	00000001
BEF02C48	00000005
BEF02C44	0000001A
BEF02C40	00000002

Indicare esadecimale il valore di R2 al termine dell'esecuzione considerando la configurazione in memoria riportata.

R2: 0x22

Prova scritta del 25 Marzo 2021

Traccia 1

Cognome: _____

Nome: _____


Matricola: _____

Card.Iden. Numero: _____

1. Convertire il numerale $56,2_8$ in base 7 con una precisione a 3 cifre:

Risposta: 64,151

2. Il seguente diagramma di transizione per una macchina di Moore ha due input A e B e un output X. Indicare le formule SOP minime relative alle due variabili di stato (S_1 e S_0).



codifica

stato	S_1	S_0
S0	0	0
S1	0	1
S2	1	0
S3	1	1

$$S'_1 : S_1 S_0^* + S_0 A^* B^* + S_1^* S_0 B^* + S_1 A B$$

$$S'_0 : S_1 S_0 + S_1 A^* + S_0^* A^* B + S_1^* S_0^* A B^*$$

3. Si consideri una memoria cache set-associativa da 2048 parole, suddivisa in 64 blocchi da 32 locazioni ciascuna, in cui si sceglie di avere 2 blocchi per insieme. Sia data la parola 0x0000D22C, in quale insieme della cache essa sarà inserita e con quale etichetta?

Insieme numero: 4

Etichetta: 0000 0000 0000 0000 1101

4. Si consideri il seguente programma assembly:

```

MOVE R0, #1
MOVE R1, #0xA1
LOOP
CMP R0, #16
BEQ DONE
LSL R0, R0, #2
SUB R1, R1, #2
B LOOP
DONE
ADD R1, R1, R0

```

Indicare esadecimale il valore di R1 al termine dell'esecuzione.

R1: 0xAD



Traccia 1

Nome: _____

Card.Iden. Numero:

- Risposta: _____

- Risposta:

[illegible]

- | CD \ AB | 00 | 01 | 11 | 10 |
|---------|----|----|----|----|
| 00 | 1 | 1 | 1 | 1 |
| 01 | 1 | 0 | 0 | 0 |
| 11 | 1 | 0 | 0 | 0 |
| 10 | 1 | 1 | 0 | 0 |

Risposta: _____

- Insieme numero:

Etichetta: _____

5. (8/30) Si realizzi il diagramma degli stati della macchina a stati finiti (tipo Mealy) che rappresenta il seguente circuito ad un solo ingresso x e una sola uscita u: se è presente la sequenza di ingresso {011} l'uscita vale 1, in tutti gli altri casi l'uscita vale 0. Utilizzando codifica binaria per gli stati scrivere le espressioni booleane di stato prossimo e di uscita.



S'_1 : _____

S'_0 : _____

u : _____

6. (6/30) Si consideri il seguente programma assembly:

```
MOVE R0, #1
MOVE R1, #0x1A
LOOP
CMP R0, #4
BGT DONE
LSL R0, R0, #1
ADD R1, R1, #4
B LOOP
DONE
SUB R1, R1, R0
```

Indicare esadecimale il valore di R1 al termine dell'esecuzione.

R1: _____

Prova scritta del 14 luglio 2021

Traccia 1

Cognome: _____

Nome: _____

Matricola: _____

Card.Iden. Numero: _____

1. (6/30) Data la seguente espressione: $AC + (B * (A * B)^* + C)^*$ determinare una espressione logica equivalente che utilizzi il numero minimo di letterali.

Risposta: _____

2. (6/30) Eseguire le sottrazioni indicate tra le seguenti coppie di numeri con segno (nella rappresentazione in complemento a 2). Inoltre, indicare se si verifica un overflow e spiegarne il motivo.

(a) 1001 - 0001

Risposta: _____

Overflow: SI / NO

Motivazione:

(b) 011 - 101

Risposta: _____

Overflow: SI / NO

Motivazione:

3. (4/30) Semplificare la seguente espressione booleana utilizzando la tabella di verità e poi la mappa di Karnaugh: $F = A * C^* + B * C^* + AC^* + ABC$

Risposta: _____


4. (6/30) Un multiplexer 4:1 ha i due bit di selezione pilotati dai letterali A, B e gli ingressi corrispondono alle espressioni booleane di C e D: $i_{A^*,B^*} = D^* + C$, $i_{A^*,B} = 0$, $i_{A,B^*} = D + C$, $i_{A,B} = D^* \cdot C$. Scrivere in forma POS, minimizzandola, l'espressione rappresentata dal multiplexer.

Risposta: _____

5. (6/30) Si realizzi il diagramma degli stati della macchina a stati finiti che rappresenta un circuito ad un solo ingresso x e una sola uscita u : se è presente la sequenza di ingresso $\{001\}$ l'uscita vale 1, in tutti gli altri casi l'uscita vale 0. Si utilizzi la codifica binaria per gli stati.

Quanti latch/flip-flop sono necessari per implementare il circuito?

Risposta: _____



6. (4/30) Si converta il seguente codice Java/C in un programma assembly (si usi come registri lo stesso nome delle variabili):

```
if (r0 >= 5) {  
    r1 = r6;  
} else {  
    r2 = r7;  
}
```





Traccia 1

Nome: _____

Card.Iden. Numero:

[illegible]

5. Scrivere in ARM assembly il corrispettivo del seguente codice C. Si assuma che le variabili intere i, j e f corrispondano rispettivamente ai registri R0, R1 e R2.

```
if(i == j)
{f = f + i;
}
f = f - i;
```



6. In un sistema di memoria con cache, caratterizzato da un tempo di accesso della memoria cache pari a 10.5ns e frequenza di hit è di 63%, la velocità media di accesso del sistema memoria RAM più cache risulta essere pari a 43.06ns; calcolare il tempo di accesso in ns del sistema senza cache.

- (A). 98.5
- (B). 100
- (C). 20
- (D). 88
- (E). 120

Risposta: _____

7. Di quanti bit di indirizzo ha bisogno e che capacità ha una memoria di 4 Mega parole da 32 bit

- (A). 22 bits 27 Megabyte
- (B). 22 bits 16 Megabyte
- (C). 23 bits 15000 kbyte
- (D). 21 bits 17000 kbyte
- (E). 22 bits 15000 kbyte

Risposta: _____

Prova scritta del 13 ottobre 2021

Traccia 1

Cognome: _____

Nome: _____

Matricola: _____

Card.Iden. Numero: _____

1. A cosa è uguale la espressione $(A+B)(A^*+C)(B+C)$

A. $(A+B)(A+C)$

B. $(A+B)(A^*+C)$

C. $(A+B^*)(A+C)$

D. $(A^*+B)(A+C)$

E. $(A+B^*)(A+C^*)$

Risposta: _____

2. Quali delle seguenti somme, effettuate con un sommatore binario ad 8 bit danno luogo a trabocco (overflow)?

A. $(81) + (-36)$

B. $(76) + (69)$

C. $(-95) + (-113)$

Risposta: _____

3. Riportare la espressione SOP minima relativa alla seguente mappa di Karnaugh:

AB \ CD	00	01	11	10
00	0	1	1	1
01	X	1	X	1
11	1	1	X	1
10	0	0	X	0

Risposta: _____


4. Progettare una macchina a stati finiti con un ingresso X e una uscita U. La macchina riceve un bit per volta in X e deve riconoscere sequenze di bit del tipo 1 (01)D 1 in cui (01)D indica una ripetizione dispari della sequenza contenuta tra parentesi. L'automa restituisce 1 se la sequenza è riconosciuta, 0 altrimenti.

Un esempio possibile è:

X: 0 0 1 1 1 0 1 0 1 0 1 0 1 1

U: 0 0 0 0 0 0 0 0 0 0 0 0 0 1

Si disegni il grafo delle transizioni.



5. Data la seguente tabella di verità, disegnare un possibile circuito logico associato.

<i>A</i>	<i>B</i>	<i>C</i>
0	0	0
0	1	0
1	0	1
1	1	0



6. Scrivere in ARM assembly il codice per sottrarre a R2 il valore in memoria all'indirizzo 0xA00 e, se il risultato è uguale al valore in R1, salvare il valore di R0 in memoria all'indirizzo 0xB00.



7. Data una RAM centrale con $T_a=100.5\text{ns}$ ed una cache con $T_a=7.5\text{ns}$ calcolare la probabilità di hit necessaria per ridurre il tempo di accesso medio ai dati ed alle istruzioni ad $1/4$ del tempo del sistema senza cache.
- A. 90.01
 - B. 79.2
 - C. 87.55
 - D. 81.05
 - E. 65.125

Risposta: _____



Traccia 1

Nome: _____

Card.Iden. Numero:

Risposta: _____

Risposta:

[illegible][illegible]


Risposta:

U: 0 0 0 1 1 0 0 0 1 1 0 0 0 0 0 0 0 1 1 1 0 ...

Si disegni il grafo delle transizioni.



5. Dato il seguente circuito composto da porte logiche che implementano funzioni logiche elementari, quale delle seguenti funzioni logiche viene implementata dal circuito rappresentato nella seguente figura:



- A. $(\text{not}(\text{not}(A) \text{ or } B)) \text{ and } C$
- B. $(\text{not}(\text{not}(A \text{ or } B) \text{ and } C))$
- C. $(\text{not}(\text{not}(A \text{ or } B \text{ and } C)))$
- D. $(\text{not}(A \text{ or } \text{not}(B)) \text{ and } C)$
- E. $(\text{not}(\text{not}(A) \text{ or } B) \text{ and } C)$

Risposta: _____

6. Si consideri il seguente programma assembly:

```
MOVE R0, #5  
MOVE R1, #0x23  
LOOP  
SUBS R1, R1, R0  
ADD R0, R0, #10  
BPL LOOP  
ADD R1, R1, #20
```

Indicare esadecimale il valore di R1 al termine dell'esecuzione.

R1: _____

7. Si consideri una memoria cache set-associativa da 2048 parole di 32 bit, suddivisa in 128 blocchi da 16 locazioni ciascuna, i cui si sceglie di avere 2 blocchi per insieme. Sia data la parola di indirizzo 1010011010100, in quale insieme della cache essa sarà inserita e con quale etichetta?

Insieme: _____

Etichetta: _____

Prova scritta del 15 febbraio 2022

Traccia 1

Cognome: _____

Nome: _____

Matricola:

Card.Iden. Numero:

1. A cosa è uguale la espressione $(A*B*C+A*BC+AC)$

A. C

B. A

C. D

D. B

E. AD

Risposta: _____

2. Data la seguente stringa binaria codificata secondo lo Standard IEEE754 in singola precisione. Si calcoli il suo valore decimale.

[illegible]

Risposta: _____

3. Indicare la formula SOP minima della funzione la cui tabella di verità è riportata di seguito in forma di mappa di Karnaugh:


ab \ cd	00	01	11	10
	00	01	11	10
00	1	X	X	X
01	X	1	0	0
11	0	X	1	1
10	0	0	X	X

Risposta:

4. Si ricavi il macchina di Mealy e la tabella degli stati di un sistema la cui uscita vale 1 quando viene riconosciuta la sequenza 0(01)*1. Dove (01)* significa da 0 a infinite presenze consecutive della coppia 01.

[illegible]

5. Si determini la tabella di verità del seguente circuito logico. Cosa rappresenta il circuito proposto?



6. Considerati i registri R0, R1 e R2, tradurre le seguenti descrizioni in istruzioni assembly:
- Copiare in R2 il contenuto di R0 se il contenuto di R0 è strettamente maggiore di R1
 - Sottrarre a R2 il valore in memoria all'indirizzo 0xA00 e, se il risultato è uguale al valore in R1, salvare il valore di R0 in memoria all'indirizzo 0xB00 (nota: si possono utilizzare anche altri registri).

--	--

7. Si consideri una memoria cache set-associativa da 2048 parole di 32 bit, suddivisa in 64 blocchi da 32 locazioni ciascuna, in cui si sceglie di avere 2 blocchi per insieme. Data la parola di indirizzo 0100111011000, tenendo presente dell'offset dovuto al fatto che le memorie sono byte addressable, un quale insieme della cache essa sarà inserita e con quale etichetta?

Insieme: _____

Etichetta: _____

Prova scritta del 15 marzo 2022

Traccia 1

Cognome: _____

Nome: _____

Matricola: _____

Card.Iden. Numero: _____

1. A cosa è uguale la espressione $(ABC+ABC^*+AB^*C+A^*BC^*)$ A. $A^*C^*+B^*C^*$ B. AC^*+BC^* C. A^*C+BC^* D. $AC+B^*C^*$ E. $AC+BC^*$

Risposta: _____

2. Quale delle seguenti somme, effettuate con un sommatore ad 8 bit, producono un overflow?

A. $(93) + (-60)$ B. $(66) + (79)$ C. $(-115) + (-93)$ D. $(110) + (-20)$ E. $(-107) + (-83)$

Risposta: _____

3. Convertire il numero decimale 345 in base 8

Risposta: _____


4. Indicare la formula SOP minima della funzione la cui tabella di verità è riportata di seguito in forma di mappa di Karnaugh:

CD	00	01	11	10
AB				
00	1	1	1	1
01	1	X	0	0
11	1	0	X	0
10	0	X	0	0

Risposta: _____

5. Il seguente diagramma di transizione per una macchina di Mealy ha due input A e B e due output X e Y. Indicare le formule SOP minime relative alla variabile di stato (S) e alle due variabili di output.

$A = 0/X = 0, Y = 1$



Codifica dello stato:

stato	S
S0	0
S1	1

Risposta:

S' _____

X _____

Y _____

6. Si consideri il seguente programma assembly:

```

MOVE R0, #1
MOVE R1, #0x2F
LOOP
CMP R0, #16
BEQ DONE
LSL R0, R0, #2
SUB R1, R1, #1
B LOOP
DONE
ADD R1, R1, R0
  
```

Indicare in esadecimale il valore di R1 al termine dell'esecuzione.

R1 (esadecimale): _____

7. In un sistema di memoria con cache caratterizzato da un tempo di accesso della memoria principale pari a 83ns e dalla frequenza di hit del 98%, quale deve essere il tempo di accesso in ns della memoria cache necessario ad ottenere una velocità media di accesso del sistema memoria RAM più cache pari a 10.48ns?

- A. 22.25
- B. 8.25
- C. 9.0
- D. 60.35
- E. 11.425

Risposta: _____

Prova scritta del 13 giugno 2022

Traccia 1

Cognome: _____

Nome: _____

Matricola: _____

Card.Iden. Numero: _____

1. A cosa è uguale la espressione $(A+B)(A^*+C)(B+C)$

- A. $(A+B)(A+C)$
- B. $(A+B)(A^*+C)$
- C. $(A+B^*)(A+C)$
- D. $(A^*+B)(A+C)$
- E. $(A+B^*)(A+C^*)$

Risposta: _____

2. Progettare un automa di Mealy che dato un ingresso I fornisca un'uscita $O = 1$ se la somma degli ultimi due bit di ingresso è pari, $O = 0$ altrimenti (per il primo ciclo di clock $O = 1$ se il bit di ingresso è pari, $O = 0$ altrimenti). Un esempio del comportamento input-output del circuito è il seguente:

I: 1011110001010011001...

O: 0001110110000101010...

Definire la codifica degli stati del circuito e scrivere le funzioni Output e NextState minime.

3. Si vuole realizzare un circuito combinatorio con tre ingressi A, B, C e tre uscite X, Y, Z. Interpretando ciascuna combinazione degli ingressi come un numero binario senza segno (con A cifra più significativa e C meno), il circuito deve produrre in uscita la rappresentazione dello stesso numero incrementato di due unità (con X cifra più significativa e Z cifra meno significativa). Se il risultato non è esprimibile su tre bit le uscite sono don't care. Si richiede di:

- a. Scrivere la tabella di verità del circuito;
- b. Minimizzare le uscite X, Y, Z usando la forma SOP;
- c. Disegnare il circuito risultante.

Tavola di verità	SOP	Circuito

4. Si converta da esadecimale a decimale il seguente numero rappresentato nel formato IEEE in virgola mobile in precisione singola: 422E000
 Risposta: _____
5. Scrivere in un linguaggio di alto livello la funzione fib che restituisce il numero di Fibonacci per ogni valore non negativo di n (si suggerisce di utilizzare un ciclo). Convertire la funzione scritta in linguaggio assembly di ARM, aggiungendo commenti dopo ogni linea di codice che ne spieghino chiaramente le operazioni svolte.

--	--

6. In un sistema di memoria con cache caratterizzato da un tempo di accesso della memoria principale pari a 87ns e dalla frequenza di hit del 80%, quale deve essere il tempo di accesso in ns della memoria cache necessario ad ottenere una velocità media di accesso del sistema memoria RAM più cache pari a 23.8ns?
 A. 12.25
 B. 9.25
 C. 9.0
 D. 8.0
 E. 65.425
 Risposta: _____
7. Si consideri una cache set-associativa a 16 vie (16-way) da 16MB. La cache è inserita in una gerarchia di memoria insieme ad una memoria centrale suddivisa in 220 blocchi e di 2GB. Assumendo un indirizzamento al singolo byte, il formato degli indirizzi della memoria centrale è:

☐ a $\underbrace{9 \text{ bit}}_{\text{tag}} \underbrace{11 \text{ bit}}_{\text{set}} \underbrace{11 \text{ bit}}_{\text{word}}$
☐ b $\underbrace{12 \text{ bit}}_{\text{tag}} \underbrace{10 \text{ bit}}_{\text{set}} \underbrace{10 \text{ bit}}_{\text{word}}$
☐ c $\underbrace{11 \text{ bit}}_{\text{tag}} \underbrace{9 \text{ bit}}_{\text{set}} \underbrace{11 \text{ bit}}_{\text{word}}$
☐ d $\underbrace{10 \text{ bit}}_{\text{tag}} \underbrace{10 \text{ bit}}_{\text{set}} \underbrace{12 \text{ bit}}_{\text{word}}$

Risposta: _____

Prova scritta del 4 luglio 2022

Traccia 1

Cognome: _____

Nome: _____

Matricola: _____

Card.Iden. Numero: _____

1. Scrivere in forma canonica POS la seguente funzione: $((C+A)^*+B)^*$

- A. $(C+B+A)(C+B^*+A)(C+B^*+A^*)(C^*+B^*+A)(C^*+B^*+A)$
 B. $(C+B+A)(C+B^*+A)(C+B^*+A^*)(C^*+B^*+A)(C^*+B^*+A^*)$
 C. $(C^*+B+A)(C+B^*+A)(C+B^*+A^*)(C^*+B^*+A)(C^*+B^*+A^*)$
 D. $(C+B+A)(C+B^*+A)(C+B^*+A^*)(C^*+B^*+A)(C^*+B+A^*)$
 E. $(C+B+A^*)(C+B^*+A)(C+B^*+A^*)(C^*+B^*+A)(C^*+B^*+A^*)$

Risposta: _____

2. Siano dati i due numeri A (01110101) e B (10100101), espressi in complemento a due su 8 bit:

- A. Si esegua l'operazione B+A in complemento a due e si verifichi il risultato ottenuto. Indicare eventuale overflow.
 Risultato: _____ Overflow: (SI) (NO)
 B. Si esegua l'operazione B-A in complemento a due e si verifichi il risultato ottenuto. Indicare eventuale overflow.
 Risultato: _____ Overflow: (SI) (NO)

3. Progettare un automa di Mealy che dato un ingresso I fornisca un'uscita R = 1 se rileva una delle seguenti sequenze: 101 e 110, anche sovrapposte. Un esempio del comportamento input-output del circuito è il seguente:

I: 1 0 1 1 1 1 0 0 0 1 0 1 0 0 1 1 0 0 1...

R: 0 0 1 0 0 0 1 0 0 0 0 1 0 0 0 0 1 0 0...

Definire la codifica degli stati del circuito e scrivere le funzioni Output e NextState minime.

4. Si considerino la seguente funzione: $F(n) = 10$ se $n = 1\{3, 11, 12, 14, 15\}$, 1 altrimenti. Considerare come input valori di n interi nell'intervallo [0, 15], codificati in binario naturale sui 4 bit di input ABCD.

- A. Scrivere la tabella di verità del circuito;
 B. Ricavare la forma SOP minima di F utilizzando le mappe di Karnaugh;
 C. Disegnare il circuito risultante.

Tavola di verità	SOP	Circuito

5. Si consideri il seguente programma assembly:

```


MOVE R0, #1
MOVE R1, #0x1A
LOOP
CMP R0, #12
BGT DONE
LSL R0, R0, #1
ADDR1, R1, #2
B LOOP
DONE
SUB R1, R1, R0

```

Indicare esadecimale il valore di R1 al termine dell'esecuzione.


Risposta: _____

6. Si consideri una cache a mappatura diretta e si assuma un indirizzamento al byte. Gli indirizzi della memoria principale, su 32 bit, vengono così suddivisi (vedi figura): 5 bit di offset, 11 bit di indice, 16 bit di etichetta (tag).



Si chiede di determinare:

- Il numero di blocchi di cui è composta la cache. Risposta: _____
- La quantità di dati che possono essere memorizzati in un blocco della cache. Risposta: _____
- Come dovrebbero essere suddivisi degli indirizzi della memoria principale per poter indirizzare la stessa cache nel caso in cui fosse composta da 4096 blocchi, con blocchi grandi la metà rispetto a quelli della cache data.



7. In presenza di cache, l'AMAT di un processore è di 26ns. Spegnendo la cache, il tempo di accesso è il solo tempo t_{MM} pari a 120ns. Determinare il valore della probabilità di hit, sapendo che $t_{MM} = 5 \cdot t_{cache}$.

Risposta: _____

Prova scritta del 14 settembre 2022

Traccia 1

Cognome: _____

Nome: _____

Matricola: _____

Card.Iden. Numero: _____

1. Si converta da esadecimale a decimale il seguente numero rappresentato nel formato IEEE in virgola mobile in precisione singola:


3FC00000

Risposta: _____

2. Progettare un automa di Mealy che dato un ingresso x fornisca un'uscita z . L'uscita sarà 1 se e solo se il numero intero rappresentato dagli ultimi 3 bit di input ha resto 1 se diviso per tre. Si ignorino i primi due output. Un esempio del comportamento input-output del circuito è il seguente:

x : 1 1 0 1 1 0 0 0 1 1 1 1 0 ...

z : - - 0 0 0 0 1 0 1 0 1 1 0 ...



3. Si consideri la funzione f a 4 variabili $f(a, b, c, d)$. f vale 0 se: 1) $a(b \oplus c) = 1$ o se 2) $a+b+d=0$.
- Scrivere la tabella di verità corrispondente a f ;
 - Si ricavi la forma SOP e la forma POS per f

SOP _____

POS _____

- Si ricavi la forma SOP minima utilizzando la mappa di Karnaugh;
- Si realizzi la funzione utilizzando un Multiplexer a 4 input.

Tavola di verità	SOP Minima	Multiplexer

4. Si consideri il seguente codice ARM assembly. Si indichi come i valori dei registri R0, R1, e R2 si modificano durante la computazione.

```
MOV    R0, #48
MOV    R1, #5
MVN    R2, #0    ; MVN è uguale a not + MOV
loop1  ADD    R2, R2, #1
        CMP    R0, R1, LSL R2
        BGT    loop1
        SUBLTS  R2, R2, #1
        BLT    done
loop2  CMP    R0, R1, LSL R2
        SUBGE  R0, R0, R1, LSL R2
        SUBS   R2, R2, #1
        BGE    loop2
done
```

Risposta: R0
 R1
 R2

5. Si consideri una cache a mappatura diretta di 64K con blocchi da 16 byte. Se gli indirizzi della memoria principale sono a 32 bit:

5.i) Quanti bit sono usati per offset, indice e etichetta (tag)?

Risposta: _____

5.ii) Come sono suddivisi gli indirizzi se invece la memoria fosse 4-way set associativa?

Risposta: _____

5.iii) Da quanti bit è costituito l'indice in caso di una memoria fully associative?

Risposta: _____

6. In un sistema di memoria con cache, caratterizzato da un tempo di accesso della memoria cache di 6ns e della memoria principale di 64.5ns, quale deve essere la frequenza di hit perchè la velocità media di accesso del sistema memoria RAM più cache risulti essere pari a 19.455ns?

A. 80.125
B. 77.0
C. 65.55
D. 76.55
E. 95.0

Risposta: _____

6. Progettare un automa di Mealy che dato un ingresso x fornisca un'uscita z . L'uscita sarà 1 se e solo se il numero intero rappresentato dagli ultimi 3 bit di input ha resto 1 se diviso per tre. Si ignorino i primi due output. Un esempio del comportamento input-output del circuito è il seguente:
- x : 1 1 0 1 1 0 0 0 1 1 1 1 0 ...
- z : - - 0 0 0 0 1 0 1 0 1 1 0 ...

i) Quanti bit sono usati per offset, indice e etichetta (tag)?

o Tag:16bits. Index:12bits. Offset:4bits.

o In una cache a mappatura diretta da 64 KB con blocchi da 16 byte ci sono 4096 linee di cache (blocchi), ovvero 2^{12} , quindi sono necessari 12 bit per l'indice (cioè per selezionare il blocco).

Poiché i blocchi sono di 16 byte ciascuno, ovvero 2^4 , sono necessari 4 bit per l'offset.

I restanti 16 bit sono utilizzati per il tag. Si noti che i bit del tag (per la mappatura diretta) possono anche essere ricavati come bit totali dell'indirizzo (32) meno i bit totali per indirizzare la dimensione della cache (ad esempio, per indirizzare 64 KB sono necessari 16 bit).

ii) Come sono suddivisi gli indirizzi se invece la memoria fosse 4-way set associativa?

o Tag:18bits. Index:10bits. Offset:4bits.

Se la cache fosse associativa a 4-way, ci sarebbero 4 blocchi in ogni set e 1024 set o linee, ovvero 2^{10} .

Pertanto, sono necessari 10 bit per l'indice (per specificare il set in cui il blocco è mappato).

L'offset rimarrebbe a 4 bit e il tag utilizzerebbe 18 bit.

iii) Da quanti bit è costituito l'indice in caso di una memoria fully associative?

Una cache completamente associativa non ha bit nell'indice, poiché qualsiasi indirizzo può essere memorizzato in qualsiasi punto della cache.

4. Si consideri il seguente programma assembly:

```
MOVE R0, #2  
MOVE R1, #0xBEF02C40  
MOVE R2, #0x1  
LOOP  
LDR R3, [R1], #4  
ADD R2, R2, R3  
SUBS R0, R0, #1  
BPL LOOP
```

Address	Data
BEF02C4C	00000001
BEF02C48	00000005
BEF02C44	0000001A
BEF02C40	00000002

Indicare esadecimale il valore di R2 al termine dell'esecuzione considerando la configurazione in memoria riportata.

R2:

Domanda: Si ipotizzi che il 30% delle istruzioni in un programma tipico effettui un'operazione di scrittura o di lettura in RAM, e che la frequenza di successo di lettura in cache sia del 95% per le istruzioni e del 90% per i dati. Si supponga, inoltre, che la penalità di fallimento sia la stessa per operazioni di scrittura e operazioni di lettura. Si supponga che, in cicli di clock, una lettura diretta in memoria costi 10, una in cache costi 1 e una sia in cache che in memoria costi 16. Quale sarebbe il guadagno utilizzando la cache?

Dati N istruzioni, n accessi in memoria per leggere le istruzioni – altri 30% di n accessi (perché il 30% sono load e store di dati):

$$\begin{aligned} \# \text{CostoSenzaCache} &= \# \text{TotAccessi} * \# \text{CostoDiretto} \\ &= (N + 30\%N) * 10 = (1 + 0,3) N * 10 = 13 N \end{aligned}$$

$$\begin{aligned} \# \text{CostoConCache} &= n * [\\ & \quad (\# \text{FrequenzaSuccesso} * \# \text{CostoSuccesso} + \# \text{FrequenzaFallimento} * \# \text{CostoFallimento})] \\ \# \text{CostoFallimento} &= \text{costo della lettura sia in cache sia in memoria} \end{aligned}$$

$$\begin{aligned} \# \text{CostoConCache Istruzioni} &= N * (0,95 * 1 + 0,05 * 16) \\ \# \text{CostoConCache Dati} &= 30\%N * (0,9 * 1 + 0,1 * 16) \\ \# \text{CostoConCache Tot} &= N * (0,95 * 1 + 0,05 * 16) + 30\%N * (0,9 * 1 + 0,1 * 16) \\ &= N * [(0,95 * 1 + 0,05 * 16) + 0,3 * (0,9 * 1 + 0,1 * 16)] \\ &= N * [0,95 + 0,8 + 0,3 * (0,9 + 1,6)] \\ &= N * [0,95 + 0,8 + 0,75] = 2,5 N \end{aligned}$$

$$\begin{aligned} \text{Guadagno} &= \# \text{Costo Senza Cache} / \# \text{Costo Con Cache} \\ &= 13 N / 2,5 N = 5,2 \end{aligned}$$

Domanda: Si ipotizzi che il 30% delle istruzioni in un programma tipico effettui un'operazione di scrittura o di lettura in RAM, e che la frequenza di successo di lettura in cache sia del 95% per le istruzioni e del 90% per i dati. Si supponga, inoltre, che la penalità di fallimento sia la stessa per operazioni di scrittura e operazioni di lettura. Si supponga che, in cicli di clock, una lettura diretta in memoria costi 10, una in cache costi 1 e una sia in cache che in memoria costi 16. Quale sarebbe il guadagno utilizzando la cache?

6. Considerati i registri R0, R1 e R2, tradurre le seguenti descrizioni in istruzioni assembly:
- Copiare in R2 il contenuto di R0 se il contenuto di R0 è strettamente maggiore di R1
 - Sottrarre a R2 il valore in memoria all'indirizzo 0xA00 e, se il risultato è uguale al valore in R1, salvare il valore di R0 in memoria all'indirizzo 0xB00 (nota: si possono utilizzare anche altri registri).

--	--


7. Si consideri una memoria cache set-associativa da 2048 parole di 32 bit, suddivisa in 64 blocchi da 32 locazioni ciascuna, in cui si sceglie di avere 2 blocchi per insieme. Data la parola di indirizzo 0100111011000, tenendo presente dell'offset dovuto al fatto che le memorie sono byte addressable, un quale insieme della cache essa sarà inserita e con quale etichetta?

Insieme: _____

Etichetta: _____

Exercise 4 (5 points): Design an automaton that receives in input x and produces in output z . The output is 1 if and only if the natural number given by the last 3 bits received so far has remainder 1 when divided by 3. You can accept overlappings. Ignore the first two outputs (that can be any value).

Example: INPUT: 1101100011110
OUTPUT: -- 00001010110



	0	1
00	00/0	01/1
01	10/0	11/0
10	00/1	01/0
11	10/0	11/1

2. Scrivere in ARM assembly il codice per sottrarre a R2 il valore in memoria all'indirizzo 0xA00 e, se il risultato è uguale a zero, scrivere in R3 il valore di R2 e, se il risultato è diverso da zero, scrivere in R3 il valore di R2 diviso per 3.

7. In un sistema di memoria con cache caratterizzato da un tempo di accesso della memoria cache t_{ac} e da un tempo di accesso della memoria principale pari a 76ns, se la frequenza di hit è del 73.5%, quale è la velocità media di accesso alla memoria?

5. Si consideri il seguente frammento di codice assembly (ARM 32) e lo si traduca nel corrispettivo codice C. Per semplicità i nomi della variabili da usare in C sono indicati come commenti.

```
MOV R0, #0 ;; i
MOV R1, #0 ;; sum
MOV R2, #0
loop CMP R0, #5
    BGE exit
    MOV R3, R0
    inl CMP R3, #0
    BLE next
    ADD R1, R1, R0
    SUB R3, R3, #1
    B inl
next ADD R0, R0, #1
    B loop
exit
```



1. Scrivere in ARM assembly il codice per sottrarre a R2 il valore in memoria all'indirizzo 0xA00 e, se il risultato è uguale al valore in R1, salvare il valore di R0 in memoria all'indirizzo 0xB00.
2. Si consideri il seguente programma assembly:

```

MOVE R0, #2
MOVE R1, #0xBEF02C40
MOVE R2, #0x1
LOOP
LDR R3, [R1], #4
ADD R2, R2, R3
SUBS R0, R0, #1
BPL LOOP

```

Address	Data
BEF02C4C	00000001
BEF02C48	00000005
BEF02C44	0000001A
BEF02C40	00000002

Indicare esadecimale il valore di R2 al termine dell'esecuzione considerando la configurazione in memoria riportata.

R2: _____

3. Di quanti bit di indirizzo e che capacità ha una memoria di 5 Giga parole da 32 bit?
 - A). 34 bits 21500 Megabyte
 - B). 33 bits 31 Gigabyte
 - C). 32 bits 25 Gigabyte
 - D). 33 bits 25 Gigabyte
 - E). 33 bits 20 Gigabyte

Risposta: _____

4. In un sistema di memoria con cache, caratterizzato da un tempo di accesso della memoria cache di 6ns e della memoria principale di 64.5ns, quale deve essere la frequenza di hit perchè la velocità media di accesso del sistema memoria RAM più cache risulti essere pari a 19.45ns?

- A. 80.125
- B. 79.1
- C. 65.55
- D. 76.55
- E. 95.0
- F. 77.0

Risposta: _____

5. Si consideri una cache a mappatura diretta di 64K con blocchi da 16 byte. Se gli indirizzi della memoria principale sono a 32 bit:

5.i) Quanti bit sono usati per offset, indice e etichetta (tag)?

Risposta: _____

5.ii) Come sono suddivisi gli indirizzi se invece la memoria fosse 4-way set associativa?

Risposta: _____

5.iii) Da quanti bit è costituito l'indice in caso di una memoria fully associativa?

Risposta: _____

6. In un sistema di memoria con cache caratterizzato da un tempo di accesso della memoria cache pari a 6ns e della memoria principale pari a 76ns, se la frequenza di hit è del 73.5%, quale è la velocità media di accesso del sistema memoria RAM più cache?

- A). 26.14
- B). 124.25
- C). 44.54
- D). 22.155
- E). 12.125
- F). 24.55


Risposta: _____

Es1. Ridurre la seguente espressione Booleana in forma SOP (Sum-Of-Products) minimale: NOT(AB + BC + AC)

Es2. Data la seguente K-map scrivere in forma SOP l'espressione Booleana minimale corrispondente.

		CD			
AB		00	01	11	10
	00	0	1	1	0
	01	0	0	1	1
	11	1	0	0	1
	10	0	x	1	0

Es3. Il seguente diagramma di transizione per una FSM di Moore ha due input (A e B) ed un output Y. Supposta la codifica per gli stati come riportata in tabella, scrivere l'espressione Booleana minimale in forma SOP per le due variabili di stato S₀ e S₁.



codifica		
stato	S ₁	S ₀
S0	0	0
S1	0	1
S2	1	0
S3	1	1

Es4: Dato il seguente codice ARM Assembly ed i valori della memoria riportati, indicare in decimale i valori che assumono i registri R0 ed R1 (dal primo all'ultimo valore). Si ricordi che il suffisso EQ sta ad indicare "uguale".

```

MOV R1, #0xBEF02C40
LDR R2, [ R1, #0]
MOV R0, #1
MOV R1, #0
WHILE
    CMP R0, R2
    BEQ DONE
    LSL R0,R0, #1
    ADD R1, R1, #1
    B WHILE
DONE
  
```

Indirizzo	Valore
0xBEF02C40	0x80

Es1. Ridurre la seguente espressione Booleana in forma SOP (Sum-Of-Products) minimale con tre letterali: $\text{NOT}(\text{NOT}(X)\text{NOT}(Y)+Z) + Z + XY + WZ$


Risposta: $Z + X + Y$

Es2. Data la seguente K-map scrivere in forma SOP l'espressione Booleana minimale corrispondente.

		CD			
AB		00	01	11	10
	00	1	0	1	X
	01	0	0	1	1
	11	1	X	0	X
	10	X	0	0	1

Risposta: $\overline{B}\overline{D}+\overline{A}C+A\overline{D}$

Es3. Il seguente diagramma di transizione per una FSM di Moore ha due input (A e B) ed un output Y. Supposta la codifica per gli stati come riportata in tabella, scrivere l'espressione Booleana minimale in forma SOP per le due variabili di stato S_0 e S_1 , e per la variabile di output Y



	Codifica Stato	
	S ₀	S ₁
S0	0	0
S1	0	1
S2	1	0
S3	1	1

Risposta: $S_0'=S_1$, $S_1'=\overline{S_1}AB+ S_1\overline{A}B +\overline{B} + S_0\overline{A}\overline{B}$, $Y=S_1$

Es4: Dato il seguente codice ARM Assembly, indicare in esadecimale tutti i valori di R1 durante l'esecuzione del programma .

```

MOVE R0, #1
MOVE R1, #0x1A
LOOP
CMP R0, #4
BGT DONE
LSL R0, R0, #1
ADD R1, R1, #4
B LOOP
DONE
SUB R1, R1, R0
    
```

Risposta: 0x1A, 0x1E, 0x22, 0x26, 0x1E

Es1. Ridurre la seguente espressione Booleana in forma SOP (Sum-Of-Products) minimale:
 $A+B(B+C) + \text{NOT}(A+\text{NOT}(B))$

Risposta:

SOLUZIONE: $A+B$


Es2. Data la seguente mappa di Karnaugh scrivere in forma SOP l'espressione Booleana minimale corrispondente

		CD			
AB		00	01	11	10
	00	0	0	1	1
	01	0	0	1	1
	11	1	0	0	1
	10	x	0	0	1

Risposta:

Soluzione: $\text{not}(A)C+C\text{not}(D)+A\text{not}(D)$

Es3. Il seguente diagramma di transizione per una FSM di Moore ha due input (A e B) ed un output. Supposta la codifica per gli stati come riportata in tabella, scrivere l'espressione Booleana minimale in forma SOP per le due variabili di stato S_0 e S_1 .



codifica

stato	S_1	S_0
S0	0	0
S1	0	1
S2	1	0
S3	1	1

Risposta:

Soluzione: $S'_1 = S_1B + S_1S_0A + \text{not}(S_1)S_0\text{not}(A)$ $S'_0 = S_1B + AB\text{not}(S_0) + S_1S_0$

Es4: Dato il seguente codice ARM Assembly ed i valori della memoria riportati, indicare in esadecimale i valori che assume il registro R3 (dal primo all'ultimo valore). Si ricordi che il suffisso GT sta ad indicare "Più grande che".

```
MOV R1, #0xBEF02C40
MOV R0, #0
MOV R2, #0x30
LOOP
CMP R0, R2
BGT DONE
```

Indirizzo	Valore
0xBEF02C50	0x00000002
0xBEF02C4C	0x00000002
0xBEF02C48	0x00000002
0xBEF02C44	0x00000002
0xBEF02C40	0x00000002

```
LDR R3, [R1], #4
ADD R0, R3, R3
STR R0, [R1, #0]
B LOOP
DONE
```

Risposta:

SOLUZIONE: 0x2,0x4,0x8,0x10,0x20

Prova scritta di Architettura degli Elaboratori (Gr.3) del 11.07.2023

Docente: R. Prevete Ore a disposizione: 1.30 h

COGNOME: NOME: MAT:


Es1. Date le seguenti due espressioni Booleane $E = \bar{x}z + xyz + yz$ e $F = xyz + x\bar{y} + \bar{x}\bar{y}z$

- (a) Dire se E ed F sono equivalenti; (b) Scrivere F come somma di tutti gli implicant primari; (c) Scrivere F in forma minimale.

(a) $F = x\bar{y} + xz + \bar{y}z$ (b) $F = x\bar{y} + xz + \bar{y}z$

Risposta: (a) NON SONO EQUIVALENTI, LE LORO FORME MINIMALI SONO DIVERSE

Es2. Si supponga di avere una macchina a stati finiti di MOORE in grado di ricevere una sequenza di caratteri. La macchina deve riconoscere una specifica sottosequenza di caratteri. L'output può essere 'Si' (sottosequenza riconosciuta), oppure No (sottosequenza NON riconosciuta). I caratteri accettati sono: 'A', 'B', 'C' e '0'. Il diagramma degli stati, insieme alla codifica di input, stati ed output, è riportato in figura. Dire quale è la sottosequenza riconosciuta, scrivere le espressioni Booleane per il prossimo stato e per l'output.



$$S_0' = \bar{S}_1 \bar{S}_0 \bar{X}_1 \bar{X}_0 + S_1 S_0 \bar{X}_1 \bar{X}_0 + S_1 \bar{S}_0 \bar{X}_1 X_0$$

Risposta: AAB, $S_1' = S_1 \bar{S}_0 \bar{X}_1 + \bar{S}_1 S_0 \bar{X}_1 \bar{X}_0$ $Y = S_1 S_0$

Es3: Dato il seguente codice ARM Assembly, scrivere tutti i valori che assumono i registri SP, R4, R8 e R9. Si supponga che il primo valore di SP sia $SP = (BEFFFAE0)_{16}$

```
MOV R0, #0
MOV R1, #1
MOV R2, #2
MOV R3, #3
MOV R4, #4
MOV R8, #5
MOV R9, #6
SUB SP, SP, #12
STR R9, [SP, #8]
STR R8, [SP, #4]
STR R4, [SP]
ADD R8, R0, R1
ADD R9, R2, R3
SUB R4, R8, R9
MOV R0, R4
LDR R4, [SP]
LDR R8, [SP, #4]
LDR R9, [SP, #8]
ADD SP, SP, #12
```

$$R4 = 4, -4, 4$$

$$R8 = 5, 1, 5$$

$$R9 = 6, 5, 6$$

$$SP = BEFFFAE0, BEFFFAE4, BEFFFAE8$$

Risposta:

COGNOME: PONTICELLI NOME: Mario MAT N.86094563

Es1. Ridurre la seguente espressione Booleana in forma SOP (Sum-Of-Products) minimale:
 $\text{NOT}(\text{NOT}(X + \text{NOT}(Y)) (\text{NOT}(Y) + Z))$. (in maniera equivalente: $(X + \bar{Y})(\bar{Y} + Z)$)


Risposta: ...

Es2. Data la seguente mappa di Karnaugh scrivere in forma SOP l'espressione Booleana minimale corrispondente

		CD			
AB		00	01	11	10
	00	X	0	0	X
	01	1	0	1	1
	11	0	0	1	1
	10	X	0	0	1

Risposta: ...

Es3. Si vuole progettare una macchina di Moore in grado di segnalare il vincitore di un game di tennis dove, per semplicità si parte dal punteggio di 40 pari. Come input la macchina riceve ad ogni ciclo di clock: P1 (punto realizzato dal giocatore 1) e P2 (punto realizzato dal giocatore 2). Ci sono 5 stati possibili: pari, V1 (vantaggio del giocatore 1), V2 (vantaggio del giocatore 2), G1 (vince giocatore 1) e G2 (vince giocatore 2). In figura digramma delle transizioni, e tabelle codifica stati, input ed output. Scrivere l'espressione Booleana minimale in forma SOP per le variabili di stato e per l'output, ed il circuito corrispondente della macchina di Moore.



INPUT		OUTPUT	
P1	P2	V1	V2
0	0	0	0
1	0	1	0
0	1	0	1

STATI		G1	G2
PARI	V1	0	0
V1	V2	0	0
V2	G1	1	0
G1	G2	0	1

Risposta: ...

Es4: Dato il seguente codice ARM Assembly ed i valori della memoria riportati, indicare in esadecimale i valori che assume il registro SP (dal primo all'ultimo valore) e le corrispondenti word.

```

MOV R0, #10
MOV R1, #18
LOOP
    CMP R0, R1
    BEQ DONE
    SUB SP, SP, #4
    STR R0, [SP]
    ADD R0, R0, #2
    B LOOP
DONE
    
```

Address	Data
BEFFFAE8	AB000001
BEFFFAF4	
BEFFFAF0	
BEFFFAFC	

Risposta: ...

Prova scritta di Architettura degli Elaboratori (Gr.3) del 06.09.2023

Docente: R. Prevete Ore a disposizione: 1.30 h


COGNOME: NOME: MAT:

Es1 (max.11). Date le seguenti due espressioni Booleane $E = a(b + c + \bar{d} + bd + bc) + \bar{a}cd$ ed

$F = d(ab + (\bar{a} + c)(a + \bar{c})) + abc\bar{d}$. (a) Dire se E ed F sono equivalenti, (b) Scrivere E come somma di tutti gli implicanti primi, (c) Scrivere E in forma minimale. Ricordo che in una mappa di Karnaugh un implicante primo è un cerchio (un implicante) che non è completamente incluso in nessun altro cerchio (implicante).

Risposta:

Es2 (max.11). Si supponga di voler realizzare un circuito sequenziale per un distributore di bottiglie d'acqua. Il distributore accetta monete da 10 e 20 centesimi. Si codifichino gli ingressi con le variabili x_1 e x_2 : (00) nessuna moneta, 01 moneta da 10 cent, 10 moneta da 20 cent. Il distributore fornirà il prodotto quando viene raggiunto l'importo di 50 centesimi (ponendo l'uscita $y=1$). Il diagramma degli stati e delle transizioni, insieme alla codifica degli stati, è riportato in figura. Si scrivano le espressioni Booleane per le variabili di stato e per la variabile di output. Dire esplicitamente se siamo nel caso di una macchina di Moore o di Mealy, e disegnare il circuito corrispondente.



Risposta:

Es3 (max.8): Dato il seguente pseudocodice riportare un codice equivalente in ARM Assembly

PSEUDOCODICE:
 IF $a = b$ THEN
 $y \leftarrow a + 1;$
 ELSE
 $y \leftarrow a - 1;$

Risposta (ARM ASSEMBLY):

Università di Napoli Federico II
Matricola:

Matricola:

- Risultato: _____

-


- | cd \ ab | 00 | 01 | 11 | 10 |
|---------|----|----|----|----|
| 00 | X | 0 | 1 | X |
| 01 | 0 | 0 | 1 | 0 |
| 11 | 0 | X | X | 0 |
| 10 | 1 | 0 | X | X |

SOP: _____

- ```

if (i == j){
 f = f + i;
}
else {
 f = f - i; }

```



5. Si ipotizzi che il 23% delle istruzioni in un programma effettuino un'operazione di scrittura o di lettura in RAM, e che l'hit-rate della cache sia del 88% per le istruzioni e del 95% per i dati. Si supponga, inoltre, che la penalità di fallimento sia la stessa per operazioni di scrittura e operazioni di lettura. Si supponga che, in cicli di clock, una lettura diretta in memoria costi 12, una in cache costi 1 e una sia in cache che in memoria costi 15. Quale sarebbe il guadagno utilizzando la cache?
- Guadagno G: \_\_\_\_\_

Prova intermedia del 8 maggio 2023

Traccia 1

Cognome: \_\_\_\_\_

Nome: \_\_\_\_\_

Matricola: \_\_\_\_\_

Card.Iden. Numero: \_\_\_\_\_

1. A cosa è uguale la espressione  $((AB)*(BC))^*+A*C$

A.  $(AB)+(A*C)$

B.  $BC$

C.  $(AB)^*+(AC^*)^*$

D.  $(AB)*(AC^*)^*+BC$

E. nessuna delle precedenti

Risposta: \_\_\_\_\_

2. Si converta da esadecimale a decimale il seguente numero rappresentato nel formato IEEE in virgola mobile in precisione singola:

0xc1840000

Risposta: \_\_\_\_\_

3. Progettare un automa di Moore che dato un ingresso che indica se una torta è buona (1) o bruciata (0) fornisca in output l'indicazione se spegnere il forno (1) o continuare a cuocere un'altra torta (0). Il controllore spegne il forno nel caso vengano trovate due torte bruciate consecutive o tre torte bruciate non consecutive. Dopo aver spento il forno si riparte dallo stato iniziale. N.b. disegnare solo l'automa di Moore.

Un esempio del comportamento input-output del circuito è il seguente:

I: 111 0011 0101 011...

O: 000 0100 0000 100...

4. Si vuole realizzare un circuito combinatorio con tre ingressi A, B, C, D e una uscita X. Interpretando ciascuna combinazione degli ingressi come un numero binario senza segno (con A cifra più significativa e D meno significativa) il circuito deve produrre in uscita 1 se l'input non è multiplo di 3 o di 7. Si indichi X= "don't care" per il valore di input 0. Si richiede di partire dalla tabella di verità del circuito e:
- Minimizzare le uscite X usando la mappa di Karnaugh;
  - Disegnare il circuito risultante facendo uso solo di porte AND, OR e NOT.

| Karnaugh | Circuito |
|----------|----------|
|          |          |

5. Usando solo un multiplexer 4:1, oltre ad eventuali negazioni, disegnare un circuito per la seguente funzione booleana:  $Y = A(B^*C^* + C) + A^*B + BC$ .

1. Quante funzioni booleane  $f$  nelle variabili  $A, B, C, D$  soddisfano la condizione  $f(A, B, C, D) = 1$  se  $A \leq D$ :  
 $n = 16$

$2^4$

2. Rappresentare nel formato IEEE 754 *single precision* il numero -51,5:



3. Usando solo 2 multiplexer 2:1 e i segnali di ingresso  $A, B, C, 0, 1$ , disegnare un circuito equivalente all'espressione booleana  $(A + \overline{B} + C)$ .

| ABC | S | AB | S |
|-----|---|----|---|
| 000 | 1 | 00 | 1 |
| 001 | 1 |    |   |
| 010 | 0 | 01 | 0 |
| 011 | 1 |    |   |
| 100 | 1 | 10 | 1 |
| 101 | 1 |    |   |
| 110 | 1 | 11 | 1 |
| 111 | 1 |    |   |

4. Il seguente codice assembly rappresenta la funzione fattoriale, ma ci sono due errori. Scrivere nell'apposito riquadro il codice corretto. [Si ricordi che SP sta per stack pointer, LR per link register e PC per program counter.]

```

FACTORIAL
 PUSH R0, LR
 CMP R0, #1
 BGT ELSE
 MOV R0, #1
 ADD SP, SP, #8
 MOV PC, SP, LR
ELSE
 SUB R0, R0, #1
 B FACTORIAL
POP R1, LR
MUL R0, R1, R0
MOV PC, LR

```

```

FACTORIAL
 PUSH R0, LR
 CMP R0, #1
 BGT ELSE
 MOV R0, #1
 ADD SP, SP, #8
 MOV PC, LR
ELSE
 SUB R0, R0, #1
 BL FACTORIAL
 POP R1, LR
 MUL R0, R1, R0
 MOV PC, LR

```

Prova scritta del 18 giugno 2023

Traccia 1

Cognome: \_\_\_\_\_

Nome: \_\_\_\_\_

Matricola: \_\_\_\_\_

Card.Iden. Numero: \_\_\_\_\_

1. Scegliere tra le espressioni seguenti quelle vere


- (A).  $(A+B)(A+B)^*=1$   
 (B).  $(A+B)(A+B)^*=A+B$   
 (C).  $(A+B)(A+B)^*=0$   
 (D).  $(1+B)(A+0)=(A^*)^*$   
 (E).  $(1+B)(A+0)=B$

Risposta: \_\_\_\_\_

2. Si converta il seguente numero decimale 0,0625 in rappresentazione in virgola mobile in formato IEEE 754 a singola precisione, scrivendo il risultato in esadecimale:

Risposta: \_\_\_\_\_

3. Si consideri la seguente macchina di Moore con input A e due output X e Y. Si indichi le SOP minime delle variabili di stato e delle due variabili di output.



Risposta (S'1): \_\_\_\_\_, (S'0): \_\_\_\_\_

(X): \_\_\_\_\_ (Y): \_\_\_\_\_


Codifica dello stato:

| stato | $S_1$ | $S_0$ |
|-------|-------|-------|
| S0    | 0     | 0     |
| S1    | 0     | 1     |
| S2    | 1     | 0     |

4. Si consideri il multiplexer rappresentato in figura. Si completi la tabella di verità del multiplexer e si scrivano due formule booleane (SOP) corrispondenti alla tabella di verità. La prima non minima e la seconda corrispondente dopo il processo di minimizzazione.

Risposta (SOP): \_\_\_\_\_ Risposta (SOP minima): \_\_\_\_\_

| s | A | B | c |
|---|---|---|---|
| 0 | 1 | 1 |   |
|   | 1 | 0 |   |
|   | 0 | 1 |   |
|   | 0 | 0 |   |
| 1 | 1 | 1 |   |
|   | 1 | 0 |   |
|   | 0 | 1 |   |
|   | 0 | 0 |   |



5. Si consideri il seguente programma assembly:

```
MOV R1, #5
MOV R2, #0x23
LOOP
SUBS R2, R2, R1
ADD R1, R1, #10
BPL LOOP
ADD R2, R2, #20
```

Indicare esadecimale il valore di R1 e R2 al termine dell'esecuzione.

R1: \_\_\_\_\_ R2: \_\_\_\_\_

6. Supponiamo di avere un sistema di memoria con due cache L1 e L2. Supponiamo che la cache L1 abbia un tempo di accesso di 10 ns, la cache L2 abbia un tempo di accesso di 20 ns, la memoria principale abbia un tempo di accesso di 50 ns, la cache L1 abbia un tasso di successo dell'80% e che l'AMAT totale per la sequenza in esecuzione sia 16 n. Qual è il tasso di successo locale per la cache L2?

Risposta: \_\_\_\_\_

7. Si consideri una cache associativa a 16 vie con blocchi di due parole, 16 set e uno spazio in memoria di 4Gb (4 byte per parola). Usando la cache sopra, si consideri la seguente funzione quando viene invocata con i parametri  $a = 0x10000$  e  $b = 0x20000$ . La cache è vuota prima che la funzione sia chiamata.

```
1 void sequence(int *a, int *b) {
2 int i;
3 /* PART C */
4 for (i = 0; i < 16; i++) {
5 b[i] = 2;
6 a[i] = 4;
7 }
```

(a) Calcolare la larghezza in bit di etichetta, set e bit di offset della cache

Risposta: \_\_\_\_\_

(b) Qual è il tasso di hit alla cache del ciclo della PARTE C?

Risposta: \_\_\_\_\_


8. Si consideri una memoria cache set-associativa da 2048 parole, suddivisa in 32 blocchi, da 64 locazioni ciascuna, in cui si sceglie di avere 2 blocchi per insieme. Sia data la parola di indirizzo **1111010111110101**, in quale insieme della cache sarà inserita e con quale etichetta?

Insieme \_\_\_\_\_ Etichetta \_\_\_\_\_

1. Rappresentare nel formato IEEE 754 *single precision* il numero -31,125:




2. Si compili la tabella di verità delle variabili di output  $Q$  e  $Q'$  del circuito sequenziale in figura.



| A | B | $Q_{prev}$ | Q | Q' |
|---|---|------------|---|----|
| 0 | 0 | 0          | 1 | 1  |
| 0 | 0 | 1          | 1 | 1  |
| 0 | 1 | 0          | 1 | 0  |
| 0 | 1 | 1          | 1 | 0  |
| 1 | 0 | 0          | 0 | 1  |
| 1 | 0 | 1          | 1 | 1  |
| 1 | 1 | 0          | 1 | 1  |
| 1 | 1 | 1          | 1 | 0  |

3. Il seguente diagramma di transizione per una macchina di Moore ha due input  $A$  e  $B$  e un output  $X$ . Indicare le formule SOP minime relative alle due variabili di stato ( $S_1$  e  $S_0$ ).



Codifica dello stato:

| stato | $S_1$ | $S_0$ |
|-------|-------|-------|
| S0    | 0     | 0     |
| S1    | 0     | 1     |
| S2    | 1     | 0     |
| S3    | 1     | 1     |

Formule minime SOP:

 $S_1'$ : \_\_\_\_\_  
 $S_0'$ : \_\_\_\_\_

4. Scrivere nell'apposito riquadro un codice C equivalente al codice assembly nel riquadro assumendo che R0 corrisponda ad una variabile intera  $a$  e R1 ad una variabile intera  $b$ . Ripotere inoltre il valore di R1 (in decimale) al termine dalla esecuzione.

```
MOV R0, #8
MOV R1, #1
LABEL
LSL R1, R1, #1
SUBS R0, R0, #2
BNE LABEL
```

R1:

Prova scritta del 18 giugno 2023

**Traccia 1**

Cognome: \_\_\_\_\_

Nome: \_\_\_\_\_

Matricola: \_\_\_\_\_

Card.Iden. Numero: \_\_\_\_\_

1. A cosa è uguale l'espressione  $(A*BC+AB*C*+ABC*+ABC)$   
 (A).  $CB+AC*$  (B).  $BC*+AC*$  (C).  $B*C+AC*$  (D).  $AC*$  (E). Nessuna delle precedenti  
 Risposta: \_\_\_\_\_

2. Si esegua la seguente somma binaria e si indichi se c'è overflow e/o carry-out

```

 11111101
+ 01000101

```

R: \_\_\_\_\_ overflow (SI / NO) carry-out (SI / NO)

3. Si converta il seguente numero decimale 245 in rappresentazione in virgola mobile in formato IEEE 754 a singola precisione, scrivendo il risultato in esadecimale:


Risposta: \_\_\_\_\_

4. Si disegni una macchina a stati finiti di tipo Mealy che restituisca 1 quando riceve due o più 1 in input consecutivi.



5. Usando solo un decoder 2:4 e una porta OR, e i segnali di ingresso A,B,C,0,1 (senza negazioni), disegnare un circuito per la seguente funzione booleana:

| A | B | C | Y |
|---|---|---|---|
| 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 |
| 0 | 1 | 0 | 0 |
| 0 | 1 | 1 | 1 |
| 1 | 0 | 0 | 1 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 1 |
| 1 | 1 | 1 | 0 |



6. Si converta in ARM assembly il seguente codice C-like

```
if (r2 < r3 && r3 < r4) {
 r5 = r6;
} else {
 r6 = r5;
}
```

7. Nel seguente codice assembly ARM, desideriamo calcolare  $n^{10} + n^9 + n^8 + \dots + n^1$ , dove  $n$  è il valore inserito in R0 quando si accede alla subroutine addPows. Tuttavia, non funziona perché la chiamata a `pow` finisce per modificare i registri da R0 a R3 e questo codice dipende dal fatto che R1, R2 e R3 rimangano invariati. Quale codice assembly ARM inseriresti o modifichereesti in modo che funzioni?

```
addPows MOV R1, #10
 MOV R2, #0
 MOV R3, R0
again MOV R0, R3
 BL pow
 ADD R2, R2, R0
 SUBS R1, R1, #1
 BNE again
 MOV R0, R2
 MOV PC, LR
```

8. Il tempo medio di accesso alla memoria per un microprocessore con 1 livello di cache è di 2,4 cicli di clock. Se i dati sono presenti e validi nella cache, possono essere trovati in 1 ciclo di clock. Se i dati non vengono trovati nella cache, sono necessari 80 cicli di clock per ottenerli dalla memoria.

I progettisti stanno cercando di migliorare il tempo medio di accesso alla memoria per ottenere un miglioramento del 65% nel tempo medio di accesso alla memoria e stanno valutando l'aggiunta di un secondo livello di cache. È possibile accedere a questo secondo livello di cache in 6 cicli di clock. L'aggiunta di questa cache non influisce sui modelli di accesso della cache di primo livello o sui tempi di accesso alla memoria.

Per ottenere il miglioramento desiderato, quale dovrebbe essere l'HIT rate della cache di 2° livello? N.b. si ricordi che il miglioramento può essere calcolato come  $AMAT(\text{vecchio})/AMAT(\text{nuovo})=1.65$

Risposta: \_\_\_\_\_

9. Si consideri una cache set-associativa a 16 vie. Ogni parola è di 64 bit con possibilità di indirizzamento ogni 32 bit. La memoria cache contiene 2 Mbyte di dati e ogni blocco contiene 16 parole. Si consideri inoltre 64 bit di indirizzo. Quanti bit sono per il tag, indice e offset?

Risposta: tag \_\_\_\_\_ indice \_\_\_\_\_ offset \_\_\_\_\_

Es1. Ridurre la seguente espressione Booleana in forma SOP (Sum-Of-Products) minimale:

$\text{NOT}(\text{NOT}(A + \text{NOT}(B)) (\text{NOT}(B) + C))$ . (in maniera equivalente:  $\overline{(A + \bar{B})(\bar{B} + C)}$  )


Risposta:  $Y = A + \bar{B} + C$

Es2. Data la seguente mappa di Karnaugh scrivere in forma SOP l'espressione Booleana minimale corrispondente

|    |    | CD |    |    |    |
|----|----|----|----|----|----|
| AB |    | 00 | 01 | 11 | 10 |
|    | 00 | X  | 0  | 1  | 0  |
|    | 01 | 1  | 0  | 1  | 1  |
|    | 11 | 0  | 0  | 0  | 0  |
|    | 10 | X  | 0  | 0  | 1  |

Risposta:  $Y = \bar{B}\bar{D} + \bar{A}C + \bar{A}\bar{D}$

Es3. Si vuole progettare una macchina di Mealy in grado di segnalare il vincitore di un game di tennis dove, per semplicità si parte dal punteggio di 40 pari. Come input la macchina riceve ad ogni ciclo di clock: **Nessuno** (nessun nuovo punto), **G1** (punto realizzato dal giocatore 1) e **G2** (punto realizzato dal giocatore 2). Ci sono tre stati possibili: **pari**, **V1** (vantaggio del giocatore 1) e **V2** (vantaggio del giocatore 2). In figura digramma delle transizioni, e tabelle codifica stati, input ed output. Scrivere l'espressione Booleana minimale in forma SOP per le variabili di stato e per l'output, ed il circuito corrispondente della macchina di Mealy.



| INPUT    |           | STATI |           | OUTPUT   |           |
|----------|-----------|-------|-----------|----------|-----------|
|          | $X_1 X_0$ |       | $Q_1 Q_0$ |          | $Y_1 Y_0$ |
| Nessuno  | 0 0       | PARI  | 0 0       | Nessuno  | 0 0       |
| Punto G1 | 0 1       | V1    | 0 1       | VINCE G1 | 0 1       |
| Punto G2 | 1 0       | V2    | 1 0       | VINCE G2 | 1 0       |

Risposta: .....

Es4: Dato il seguente codice ARM Assembly ed i valori della memoria riportati, indicare in esadecimale i valori che assume il registro SP (dal primo all'ultimo valore) e le corrispondenti word.

```

MOV R0, #0
MOV R1, #5
LOOP
 CMP R0, R1
 BEQ DONE
 SUB SP, SP, #4
 STR R0, [SP]
 ADD R0, R0, #1
 B LOOP

```

DONE


Risposta: .....

| Address  | Data          |
|----------|---------------|
| BEFFFAE8 | AB000001 ← SP |
| BEFFFAE4 |               |
| BEFFFAE0 |               |
| BEFFFADC |               |
| ⋮        | ⋮             |




1. Quante funzioni booleane  $f$  nelle variabili  $A, B, C, D$  soddisfano la condizione  $f(A, B, C, D) = 1$  se  $C > D$ :  
 $n = 2^{15} = 32\,768$

2. Rappresentare nel formato IEEE 754 *single precision* il numero  $-34,125$ :



3. Usando solo 2 multiplexer 2:1 e i segnali di ingresso  $A, B, C, 0, 1$ , disegnare un circuito equivalente all'espressione booleana  $A\bar{B} + B\bar{C}$ .



4. Il seguente codice assembly rappresenta la funzione fattoriale, ma ci sono due errori. Scrivere nell'apposito riquadro il codice corretto. [Si ricordi che SP sta per stack pointer, LR per link register e PC per program counter.]

```

FACTORIAL
 PUSH R0, LR
 CMP R0, #1
 BGT ELSE
 MOV R0, #1
 ADD SP, SP, #4
 MOV PC, LR
ELSE
 SUB R0, R0, #1
 BL FACTORIAL
 MUL R0, R1, R0
 POP R1, LR
 MOV PC, LR

```

```

FACTORIAL
 PUSH R0, LR
 CMP R0, #1
 BGT ELSE
 MOV R0, #1
 ADD SP, SP, #8
 MOV PC, LR
ELSE
 SUB R0, R0, #1
 BL FACTORIAL
 POP R1, LR
 MUL R0, R1, R0
 MOV PC, LR

```